基于FPGA的随机采样模数变换模块设计

余慧敏，江　松

(湖南师范大学物理与信息科学学院，湖南长沙　410081)

0　引言

取样方法通常可以分成两大类：实时取样和等效取样。等效取样又可分为时序变换取样和随机变换取样。实时采样方法中，由Nyquist采样定理可知，为了能正确无误地从取样信号恢复原始信号，取样信号的频率至少须为输入模拟信号最高频率分量的2倍，在实际工程应用中所用采样信号的频率一般达到原始模拟信号最高频率成分的5～10倍[1]。在时域脉冲超宽带雷达中，脉冲宽度一般为ns级或亚ns级，相应的带宽从几百MHz到几Hz，要实现实时采样，采样率需达几GHz甚至十几GHz[2]。目前，ADC由于自身工艺的原因，速度与精度(转换比特位数)之间是一对矛盾体，如果满足了高的速度，精度要求就难以达到；反之则无法保证转换的速度。

由于上述的这些原因，现在许多专用精密测试仪器，如采样示波器、数字存储示波器等都采用了等效采样工作模式，以得到更高的采样频率、更低系统复杂度等目的[3]。等效时间采样根据取样触发信号与原周期信号的关系又分顺序等效采样和随机等效采样。顺序时间采样可分为步进取样、步退取样和差频取样3种方式[4]。随机等效采样方式的采样信号时钟和被采集信号时钟不相关，但是每次采集时都要记录下采样信号和采样触发信号之间的时间差，把数据全部采集完之后，再根据记录下的时间差来进行信号的重建。

1　随机采样原理

当被测信号频率远高于ADC最大采样频率时，从AD采样序列数据中重构原始信号波形是不可能的。但是，如果被测的是周期性信号，通过测量每次AD采样序列起点与一基准点(信号触发时刻)的相位差，就能确定该次采样序列在原始信号波形中的位置。当此相位差是随机分布的时候，需要在很短的时间段内遍历该相位差在1个AD时钟周期内所有可能的取值，通过分布在这个时间段上的随机采样序列的叠加，在叠加次数N足够大时，可以遍历所有可能的波形采样过程，从而重构目标信号的完整采样波形，或者说等价于1个完整的波形采样。因此，等效采样是一组随机采样序列的组合，在周期信号输入前提下获取信号完整的采样[5]。图1是随机采样起点与信号触发时刻的关系，图2是随机采样系统结构，其关键技术是时间轴展宽电路的设计，要求积分变换在1个AD时钟内测量出触发信号的相位差至少有1%的精度，它限定了系统的基本性能指标[2]。随机采样存在一定的偶然性和与规律性冲突的现象，可以采用多次随机采样或者是分层随机采样来确保采样的精度。

图1　随机采样起点与信号触发时刻的关系

2　时间展宽电路与系统设计

在随机采样系统设计中，精确确定触发时刻到触发后第一个时钟的时间间隔是关键技术之一[6]。主要有以下2种确定方法：一种用一个低速的ADC将触发点与其后的第一个采样时钟之间的时间差数字化。另一种方法是用双斜率充放电电路将触发点与其后的第一个采样点之间的时间差放大，然后用计数器进行测量。文中系统设计采用第二种方法。

图2　随机采样系统结构

双斜率充放电电路是基于电容的充放电原理，分为快充慢放和快放慢充2种形式，二者主要区别在于：快充慢放形式的电流通道所用的开关三极管是PNP管，快放慢充形式的电流通道所用的三极管是NPN管。2种不同极性的三极管对系统性能的影响主要是在速度上，NPN结构中多数载流子为电子，PNP结构的多数载流子是空穴，电子从发射极跨过基极到集电极的速度比空穴快，一般，NPN管工作频率高。

文中采用的快放慢充形式的双斜率充放电电路如图3所示。

图3　双斜率充放电电路

图4所示为系统信号采样框图，采用的AD器件为AD9235，采样精度12 bit，采样速率65 Msps，系统等效采样速率为1.3 Gsps．FPGA XCV50E作时序控制和数据暂存用，并将获取的数据经串口上传PC机供其恢复原始模拟信号。

图4　信号采样系统框图

3　测试结果

图5和图6是采样模块对300 MHz和600 MHz的正弦采样，数据上传PC机后恢复的时域波形图，采样结果较好地重现了原始正弦信号。重构结果验证了时间展宽电路的可行性和模数变换模块功能的正确性。

图5　300 M正弦重建波形

图6　600 M正弦重建波形

4　结束语

数据采集装置通过FPGA扩展端口控制前端数字衰减器和可调增益放大。文中介绍了基于随机采样的数据采集系统的原理和实现方案以及关键部分的具体实现。随机等效采样技术可以应用于数字存储示波器、频谱分析仪、雷达回波计算等方面，也是数字存储示波器、宽频带频谱分析仪中拓展AD采样频率的有效手段。随机采样可以有效地降低系统实现的难度和设计制造成本，提高系统的可靠性，因此对高速数据采集系统的设计有很大的实际意义。随机采样的关键是准确测量触发点到第一个采样点的时间间隔，它在雷达信号直接采样中的应用取决于等效采样的速度因素。理论分析与实际系统设计表明：等价采样过程所需的时间约是叠加次数与触发信号周期的乘积，在实际系统设计时，需要在时间轴展宽倍率和采样速率之间合理地折中。

参考文献：

[1]RAGHEB T,KIROLOS S，LASKA J et al．Implementation Models for Analog-to-Information Conversion via Random Sampling．IEEE 50th Midwest Symposium on Circuits and Systems，2007：325-328．

[2]李宛州，沈义民．随机采样原理在远程超宽带雷达信号采样中的应用．清华大学学报，2001，41(3)：125-127．

[3]廖燕，王厚军，黄建国，等．随机采样技术在数据采集卡中的应用．仪器仪表学报，2005，26(8)：17-19．

[4]张国礼，孙万容．基于随机等效采样的高速数据采集系统的设计．现代电子技术，2004，24：3-5．

[5]SONNAILLON M O,BONETTO F J．FPGA Implementation of a Phase Locked Loop Based on Random Sampling．IEEE 3rd Southern Conference on Programmable Logic，2007：1-6．

[6]叶芃，陈世杰，张沁川．高速数字存储示波器产品化设计的关键技术．电子科技大学学报，2005，34(2)：248-250.