CCD驱动实验仪的设计＊

付天舒，韩春杰，段志荣

（1.东北石油大学 电子科学学院，黑龙江 大庆 163318；2.大庆油田电力集团 油田热电厂，黑龙江 大庆 163314）

引 言

CCD是一种具有自扫描功能的成像器件，广泛应用于各种成像设备。现有的CCD教学仪器通常是把主控电路同CCD成像芯片直接连接在一起。成像芯片和控制电路固定在仪器内部，没有外接的扩展原件接线板，也不提供主控芯片的输入输出端口，这样非常不利于CCD驱动电路的更换和系统的外扩。由此导致在教学过程中，训练内容非常枯燥，只能用示波器观察CCD芯片各管脚的输出波形，或通过上位机软件做一些简单设定后，直接读出实验结果，不能让学生对整个实验仪器的工作原理有更深入的认识，并且价格昂贵。

为了提高学生的动手能力和对CCD芯片驱动编程能力，让CCD实验仪使用起来有更好的灵活性，设计了CCD驱动实验仪。该实验仪可以方便地更换CCD成像芯片和驱动电路，提供了驱动电路核心芯片的输入输出端口、程序下载接口、扩展元件接线板和CCD芯片管脚测试接口，可以方便进行系统外扩。通过CCD驱动实验仪和配套软件可以分析成像芯片驱动程序的时序正确性、驱动程序的可移植性和核心芯片内部资源占用情况。通过该仪器和各种外围测量装置可以进行多种CCD非接触测量实验［1－2］。该仪器可以在教学中使用，也可以应用于科研实验。

1 系统结构

仪器的外观分布如图1所示，扩展元件接线板的第1行和第8行的接线插孔中，每相邻3个接线插孔是无负载相连的，其他的接线插孔从中间分界，在纵向上是直接无负载相连的，在横向上是断路的。扩展元件接线板负责搭建CCD输出电路和外围测量电路，CCD输出电路参照不同种类型CCD芯片说明书进行搭建，外围测量电路根据不同种类的非接触测量实验要求进行搭建。主控芯片IO端口同现场可编程门阵列（field programmable gate array，FPGA）或复杂可编程逻辑器件（complex programmable logic device，CPLD）芯片的通用IO端口相连，通过主控芯片IO端口可以方便地进行系统外扩，也可以利用程序设定在通用IO端口输出时序，辅助驱动时序的检验。CCD芯片管脚测试接口直接同CCD芯片管脚相连，可以从其接引线连接到扩展原件接线板，也可以通过它直接测量驱动脉冲。另外在仪器外壳上还配置了一些常用的部件和接口，如开关、状态灯、电源端子和程序下载接口等。

图1 仪器外观分布图Fig.1 Distribution of the experiment apparatus

仪器的原理方框图如图2所示，仪器的核心部分是控制器，其是以FPGA和CPLD为核心芯片的两块控制板，根据实验需要选择用哪一块控制板。用电脑编写Verilog程序，通过下载接口和时序配置模块把布线信息下载到核心芯片中，通过32路输出的主控芯片IO端口输出Verilog程序所对应的驱动时序。实验者在扩展原件接线板完成实验外围电路搭建，连接驱动脉冲和CCD芯片。对于CCD驱动时序和CCD芯片工作状态的测量，通过示波器和电脑完成。在Verilog程序下载前，通过Mentor公司的Modelsim软件验证驱动时序的正确性，驱动时序没问题以后，可以开始下载驱动程序到主控芯片中，下载完成后，用示波器实时测量CCD驱动时序和CCD芯片工作状态。在进行非接触测量实验时，可用示波器观察输出波形，用上位机软件观察测量结果。

图2 原理方框图Fig.2 The block diagram of the principle

2 驱动原理

第一块驱动板的核心芯片采用Altera公司生产的EP2C8Q208C8N芯片，其是属于CycloneⅡ系列的FPGA芯片。驱动原理图如图3所示，EP2C8Q208C8N具有8 256个逻辑单元，RAM总量为165888位，嵌入式18×18乘法器18个，锁相环2个，最大可用IO管脚182个。这里采用40MHz的外部晶振建立主时钟。驱动的芯片是东芝公司的TCD1209D，这是一种典型的单沟道线阵CCD，其光敏列阵包含2 075个光电二极管，其中有效光敏单元是2 048个。光信号经光电转换后形成电荷包信号，电荷包信号经过转移栅移入CCD模拟移位寄存器，CCD模拟移位寄存器在驱动脉冲的作用下，串行输出电荷包信号，最后经信号输出单元，CCD芯片输出一维串行的图像信号。TCD1209D的驱动原理图如图3所示，图中主动配置方式电路和联合测验行动小组（joint test action group，JTAG）方式配置电路负责程序的下载和配置，配备的蓝牙串口是为将来仪器的升级提供准备，实验数据可以通过蓝牙串口无线发射到其他蓝牙设备。

图3 驱动原理图1Fig.3 The driving schematic 1

TCD1209D芯片需要5路驱动脉冲。在这5路驱动脉冲之间有严格的时序位置对应关系，SH是转移栅控制脉冲，当其为高电平时，转移栅内半导体的转移沟道开启，电荷从感光单元转移到CCD模拟移位寄存器，SH的周期就是线阵CCD的扫描周期，这个周期也是线阵CCD的光积分时间。Ф1和Ф2是加在CCD模拟移位寄存器上的驱动脉冲，Ф1和Ф2周期相同，相位相反，其上限频率在20MHz，CCD模拟移位寄存器在Ф1和Ф2高低电平的作用下把电荷以串行方式向左输出。RS和CP是加在信号输出单元的驱动脉冲，起到清空电荷和信号缓冲的作用［3－4］。TCD1209D的驱动时序相位关系如图4所示。

第二块驱动板的核心芯片采用Altera公司生产的EPM240T100C8N，其是属于MAXⅡ系列的CPLD芯片。在芯片内部具有240个逻辑单元，有80个通用的输出输入管脚。这里采用50MHz的外部晶振建立主时钟。被驱动的芯片是东芝公司的线阵CCD芯片TCD1304AP，TCD1304AP是一种具有电子快门和采样保持电路的典型双沟道线阵CCD，其响应度高，暗电流低，具有3 648个感光单元，在芯片内部集成有逻辑控制器，逻辑控制器自动对驱动脉冲进行运算，给电路的驱动带来了方便。

TCD1304AP的驱动原理图如图5所示，TCD1304AP芯片在感光元阵列两侧有两套转移电路，光敏单元在一个感光周期内感光后，由两侧的转移栅分别把奇偶电荷包送到两侧的CCD模拟移位寄存器中，CCD模拟移位寄存器在转移脉冲的作用下，串行输出电荷信号到信号输出缓冲器，二路电荷信号在这里汇成一路信号后输出，输入的三路驱动脉冲在经过逻辑控制电路计算后给CCD内部各单元提供驱动。TCD1304AP的驱动时序相位关系如图6所示。ΦM是逻辑控制器主时钟，光积分控制栅驱动时序ICG的一个周期就是线阵CCD的扫描周期，一个扫描周期内的光积分时间是t5与t6之和，在ICG的t1期间要清除多余的电荷并让光敏单元开始工作，转移栅控制脉冲SH的t3、t4电平的高低变化起到了清除多余电荷的作用，在t5到来的时刻，光敏单元开始积累信号电荷，ICG的高电平t6要落在SH的低电平t2的内部，t7到来时，积累电荷结束［5－6］。

图4 TCD1209D的驱动时序Fig.4 The driving sequence of TCD1209D

图5 驱动原理图2Fig.5 The driving schematic 2

图6 TCD1304AP的驱动时序Fig.6 The driving sequence of TCD1304AP

3 实验测试

通过对软件仿真和硬件实测，对TCD1209D和TCD1304AP线阵CCD芯片进行了驱动实验。用Modelsim软件验证驱动时序的正确性，Modelsim是一款Mentor公司开发的第三方FPGA验证软件，利用该软件的标尺工具可以方便观察多路驱动脉冲的相位对应关系［7］。经过对驱动程序代码的仿真，得出的驱动时序完全符合预先的程序设定，也符合线阵CCD芯片手册的时序要求，仿真图如图7所示。

图7 Modelsim时序图Fig.7 The sequence diagram of Modelsim

采用带宽60M的DS5062M示波器测量TCD1209D的驱动脉冲。驱动脉冲Φ1的电压峰峰值为3.36V，最高电压值为3.36V，最低电压值为0.00V，平均电压值为1.67V，脉冲周期为0.8μs，脉冲上升时间48.5ns，脉冲下降时间小于50.0ns。驱动脉冲Φ2的电压峰峰值为3.36V，最高电压值为3.36V，最低电压值为0.00V，平均电压值为1.68V，脉冲周期为0.8μs，脉冲上升时间48.5ns，脉冲下降时间小于50.0ns。转移脉冲SH的电压峰峰值为3.76V，最高电压值为3.52V，最低电压值为－0.24V，平均电压值为0.966V，脉冲周期为1.678ms，脉冲上升时间小于50.0ns，脉冲下降时间小于50.0ns。缓冲控制脉冲CP的电压峰峰值为4.00V，最高电压值为3.68V，最低电压值为－0.32V，平均电压值为0.74V，脉冲周期为0.798ms，脉冲上升时间22.0ns，脉冲下降时间22.0ns。复位脉冲RS的电压峰峰值为3.92V，最高电压值为3.60V，最低电压值为－0.32V，平均电压值为0.841V，脉冲周期为0.798ms，脉冲上升时间23.0ns，脉冲下降时间22.0ns。

图8 驱动脉冲RS和CPFig.8 The driving pulse RS and CP

图9 驱动脉冲SH和CR1Fig.9 The driving pulse SH and CR1

同样采用带宽60M的DS5062M示波器测量TCD1304AP的驱动脉冲。逻辑控制主时钟ΦM电压的峰峰值为3.68V，最高电压值为3.52V，最低电压值为－0.16V，平均电压值为1.65V，脉冲周期为1.280μs，脉冲上升时间小于90ns，脉冲下降时间小于80ns。ICG电压的峰峰值为3.36V，最大电压值为3.44V，最小电压值为0.08V，平均电压值为3.32V，脉冲上升时间39.9ms，脉冲下降时间小于200μs。SH的各项参数，峰峰值电压值为3.52V，最大电压值为3.44V，最小电压值－0.08V，平均电压值为1.62V，脉冲上升时间小于2.00μm，脉冲下降时间小于小于2.00μm。

图10 驱动脉冲ICGFig.10 The driving pulse ICG

图11 驱动脉冲SHFig.11 The driving pulse SH

CCD芯片的关键几路驱动脉冲实测截图如图8至图11所示，把实测得到的这几路驱动脉冲电压范围和相位关系同CCD芯片手册的要求范围进行比较，可以得出该实验仪提供的驱动脉冲符合芯片手册中各脉冲的电压范围和时序关联要求。TCD1209D芯片手册中要求各路驱动脉冲的电压范围是－0.3～8V，供电电压是－0.3～15V。TCD1304AP的各路驱动脉冲电压范围是－0.3～7V，模拟供电电源和数字供电电源的电压范围也是－0.3～7V。驱动脉冲在低电平期间，通过电极来清空CCD半导体单元中的信号电荷，电平越低，电荷转移得越彻底，所以驱动脉冲的低电平值可以再略低一些。

4 结 论

通过实验测试，在教学或科研过程中可以使用该实验仪进行CCD的驱动实验。通过扩展原件接线板，用户可以方便地根据不同芯片和实验的需要组建自己的实验电路，和以往的CCD实验仪相比，可以极大地锻炼学生的动手能力。该仪器提供了两套核心驱动电路，用户可以选用FPGA芯片，也可以选用CPLD芯片。实验仪器提供了主控芯片IO接口，使系统外扩十分方便。实验仪提供了程序下载接口，学生可以自己编写CCD驱动程序，经Modelsim验证后，再通过QuartusⅡ软件下载到实验仪的核心芯片中，硬件实测CCD的驱动情况，可以很好锻炼学生的编程能力。

［1］王庆有.图像传感器应用技术［M］.北京：电子工业出版，2003：90－99.

［2］王 诚.Altera FPGA／CPLD设计［M］.北京：人民邮电出版，2005：63－68.

［3］彭晓钧，何平安，袁炳夏.基于CPLD的线阵CCD驱动电路设计与实现［J］.光电子 激光，2007，18（7）：803－807.

［4］李 晶，袁 峰，丁振良.外姿态测量系统中 CCD 驱动时序的设计及实现［J］.自动化仪表，2013，34（1）：25－27.

［5］XU T X.Design of FPGA based on linear array CCD driver circuit［C］∥Proceedings of 9th International Conference on Electronic Measurement and Instruments.Piscataway：IEEE Computer Society，2009：2766－2769.

［6］顾 一，叶 炜，许 煜.基于CPLD的面阵CCD驱动时序发生器设计［J］.光学仪器，2008，30（6）：54－59.

［7］付天舒，赵春晖.基于 Verilog的线阵CCD驱动时序设计［J］.光学技术，2010，36（5）：740－743.