FH－OFDM系统同步算法研究与FPGA实现

程永茂，赵峰民，曲 晖，司记伟

(海军航空工程学院科研部，山东 烟台 264001)

1 FH－OFDM 简介

正交频分复用(Orthogonal Frequency Division Multiplexing，OFDM)技术凭借其在频率选择性衰落信道中的优秀性能已经得到了人们的广泛关注，成为下一代移动通信系统的核心技术之一。以OFDM为支撑技术的IEEE802.11和IEEE802.16系列标准已经在商业领域得到了成功应用［1－2］。而在军事领域中，为了对抗敌方所可能进行的通信干扰，跳频通信是常见的手段之一。跳频正交频分复用(Frequency Hopping Orthogonal Frequency Division Multiplexing，FH－OFDM)正是结合了跳频和OFDM技术的优点，既可以在有限的带宽内实现高速的数据传输，还可以在复杂的战场环境下实现可靠的通信。

FH－OFDM系统在提供优越的通信性能的同时，对接收机的同步技术提出了更高的要求。接收机要在每一跳的时间内完成跳频同步、定时同步、载波同步和采样率同步等一系列工作，如图1所示。其中跳频同步实现了收发双方在射频载波频率上的一致性，是接收机完成后续的信道估计和均衡乃至解码的先决条件。而定时同步则包括了OFDM的帧同步和符号同步，用来确定FFT窗的起始位置，确保OFDM符号间不会出现码间串扰和子载波间干扰。现有的OFDM系统在定时同步方面大都采用相关检测的方法，其易于在硬件上实现，但容易受到载波频偏的影响而降低准确性［3－5］。

图1 FH－OFDM接收机的同步体系

针对以上情况，本文研究了FH－OFDM系统中的跳频同步和定时同步方法及其在FPGA中的实现。在同步的初始捕获阶段，提出了基于最小均方差的分组检测方法，并改进了匹配滤波器用于进行训练序列的互相关运算，克服了载波频偏对相关性的削弱，对前导符号的起始位置做出初步估计。在同步的跟踪阶段，利用导频对各OFDM符号的起始位置偏差进行估计并不断地修正，最大限度地保证了定时同步的准确性。

2 FH－OFDM系统同步算法

2.1 跳频同步

跳频同步是整个FH－OFDM系统正常工作的基础，它使得接收机和发射机在同一时刻处于相同的频率点上，保证了跳频载波在时间和频率上的完全一致。现阶段，常用的跳频同步方法有:独立信道法、自同步法、自步字头和参考时钟法等。独立信道法占用了宝贵的频率资源且容易被干扰。自同步法的同步信息隐蔽性较好，但正是由于使用的同步信息较少，导致需要较长的时间才能建立跳频系统的同步。同步字头法为了保证数据传输速率，其同步字头不能太长，并且在跳频通信过程中还需要持续的插入同步信息以维持系统同步。参考时钟法尽管对网内统一的参考时钟精度和稳定度提出了很高的要求，但各通信节点可以使用相对简洁的同步结构，实现快速组网。由于FH－OFDM系统不但要考虑跳频同步，而且还要进行定时同步、载波同步和采样率同步等工作，为了减轻系统的工作压力，本文采用了参考时钟法。GPS接收机可以便捷准确地提供民用的授时。而随着中国北斗系统的进一步完善，目前其授时精度已经达到了10 ns，也可以作为FHOFDM系统的时间基准。只要收发双方按照约定好的跳频图谱工作，就可以正常地完成跳频同步。

2.2 分组检测算法

本文中FH－OFDM信号的前导帧采用了IEEE802.16－2004标准中下行链路的OFDM前导结构，如图2所示。前导中第一个符号包含4个相同的短训练序列，每个序列包含64个采样点，第二个符号由两个相同的长训练序列构成，每个序列有128个采样点。各符号中的循环前缀可以在一定程度上避免码间串扰。分组检测的主要目的则是在保持OFDM信号正交性的前提下将定时误差控制在可接受的范围内，完成符号起始位置的粗略估计，为下一步的符号同步奠定基础。

图2 FH－OFDM信号的前导结构

在进行分组检测时，频率同步还没有开始，收到的复基带信号可能存在较大的频率偏差，因此需要一种受频率偏差影响较小的算法。本文的检测算法基于Schimdl＆Cox 提出的延时相关算法［6－7］，利用短训练序列的周期性来进行基于最小均方差的分组检测。在长度为L的观察窗口内，延时相关函数Cn可以表示为

式中:D为短训练序列的重复周期。接收信号在观察窗口内的能量Pn可以表示为

式中:Pn用于判决统计的归一化处理，使得判决函数可以独立于接收信号的功率。Cn和Pn都是离散时间n的函数，因此在FPGA实现时可以采用迭代方式计算。考虑到实际计算时产生的延时，该算法将搜索区间从第一个OFDM符号中的某个位置开始，结束于第二个前导符号之前。基于最小均方误差MMSE的判决函数可以表示为

可见判决函数mMMSE(n)的取值会出现区间分段特性，前一段平坦，后一段迅速下降。这样，第二个符号的起始位置可以由式(4)来粗略获得。

式中:Th为实现确定的门限值，为小于1的正实数，其可以从仿真中得到。

2.3 符号同步算法

基于最小均方差的延时相关分组检测算法是有偏估计，且有较大的方差，其只能对起始位置提供粗略的估算，而准确的位置计算则由符号定时来完成。训练序列对于接收机而言是已知的，因此可以利用匹配滤波器来对接收到的训练序列与已知的训练序列作互相关计算。通过匹配滤波器输出的相关峰值，可以找到最佳的符号同步位置。

式中:nf是精确位置估计与粗略位置估计的偏差;Sk是已知的训练序列;NF为搜索区间。当接收机和发射机之间存在载波偏差时，其会破坏接收到的训练序列与已知训练序列的相关性，导致无法辨认匹配滤波器输出的相关峰值。针对这种情况，本文对匹配滤波器进行了改进，将当前接收到的样值与相邻的样值的共轭复数相乘后进行匹配滤波。由于载波频偏对每一项的影响相同，经过取模运算后就消除了相位偏转。改进后的同步位置估计可表示为

综合分组检测中的粗略估计及符号定时的精确估计，可以得到准确的符号起始时间为

2.4 定时偏差估计与补偿

尽管在同步的初始捕获阶段可以准确地设置好FFT窗的起始和结束位置。在进入同步跟踪阶段后，随着信道环境的变化以及接收机本身的时钟漂移，必须不断利用导频对定时同步的偏差进行估计并修正。定时偏差可以分为两部分，即整数倍时偏d和小数倍时偏Δd，其中整数倍时偏的正确估计依赖于小数倍时偏的补偿。第m个符号中发送的导频数据Xm(kp)经过衰落信道传输后忽略噪声项后可以表示为

式中:χ近似表示信道及频偏等因素对发送信号所产生的影响;Ng为循环前缀的长度;kp为FH－OFDM信号一跳中的第p个导频数据所在的子载波序号。取间隔为32的导频数据进行相关处理可得

由于d只取整数，对ρ求相位后可以得到小数倍时偏Δd的估计值

其中arctan(x)的取值范围为(－π/2，π/2)，因此Δd的估计范围为(－0.5，0.5)。可以根据实际通过调整导频的间隔来进一步改变Δd的估计范围，以改善估计精度。对经过小数倍时偏补偿后的导频数据再次进行相关处理，可得

这时整数倍时偏d的估计值可以表示为

根据arctan(x)的函数值范围，d的估计范围为(－N/4，N/4)。最终根据d的大小来对接收机FFT窗口的位置不断修正。

3 定时同步算法的FPGA实现

3.1 分组检测的FPGA实现

本文中分组检测算法的FPGA实现主要包括“数据缓存”、“主控制”、“延迟相关能量计算”、“相关窗口能量计算”、“帧搜索”这5个模块，结构图如图3所示。

图3 分组检测的FPGA实现框图

主控模块根据系统的当前状态(如正在进行分组检测计算、分组检测处理结束等)以及帧搜索模块的输出结果，向数据缓存模块输出相应的控制指令(如分组检测有效、分组检测处理完成有效等)。同时主控模块还要接收其他模块的反馈信息。

数据缓存模块对等待检测的输入数据进行缓存，同时在找到数据分组起始与结束位置时，根据相应的控制信号分别实现对缓存数据的输出和停止。其主要工作包括:把当前的输入数据输送到相关窗口能量计算模块，把数据输送到延时相关能量计算模块，在分组检测结束后对数据进行输出。本文使用了2级移位寄存器来处理缓存数据。第1级移位寄存器的长度为64，即短训练符号的长度，以满足当前数据与其之前的第64个数据进行相关计算的要求，其在分组检测信号有效时输出待检测的数据至延时相关能量计算模块。第2级移位寄存器作用是完整的输出整个帧，防止前面的短训练序列样值的丢失，这里采用的长度为192。

延时相关能量计算模块负责接收数据缓存模块输出的当前数据和当前数据的前64个数据，见式(3)中的分子部分。其在FPGA实现时主要分为3个步骤。延时相关计算用来完成当前输入数据与之前的64个数据的相关系数的计算。相关累加计算用来完成观察窗口长度下相关值的累加和计算，采用了滑动窗口累加的方法。幅值简化计算主要完成16个相关值累加和的幅度计算，把累加和的实部和虚部的绝对值相加。

相关窗口能量计算模块负责计算观察窗口期间接收数据的能量，使得分组检测的判决变量独立于接收信号能量，FPGA实现时主要有3个步骤:能量计算负责当前输入数据与其本身共轭的乘积;能量累加计算负责累加求和;为了与延时相关能量计算模块同时输出，这里还要进行一定的时钟延迟。

帧搜索模块主要完成数据分组起始与结束位置的近似估算，根据式(3)、式(4)来寻找分组起始和结束，并将判决的结果反馈至主控模块。

3.2 符号同步的FPGA实现

符号同步的FPGA实现主要分为量化、匹配滤波和符号输出3个步骤。其中匹配滤波器结构如图4所示。由于接收到的64个取样为复数结构，复数乘法需要占用较多的FPGA资源，为了降低运算的复杂度及对资源的需求，将接收到的信号量化为{－1，1}，即大于0的量化为1，小于0的量化为－1。同时为了降低高斯白噪声的影响，在量化前持续地累加接收到的短训练序列。

图4 改进的匹配滤波器结构

经过量化后的信号送入匹配滤波器之后，先将接收到的样值与相邻的样值的共轭复数相乘，再将信号输入移位寄存器与本地当前短训练符号及之前的64个短训练符号进行相关计算，并将相关值进行累加求和。由于直接对累加和进行幅值计算会消耗大量的硬件资源，这里依然采用简化的幅值计算方法。通过计算输入数据的实部和虚部绝对值之和来近似其幅值。然后通过寻找其幅值的峰值来确定各短训练符号的结束点。

由于数据符号均为每128个有效数据前加32个循环前缀，去除了循环前缀后会有32个时钟没有数据，FPGA中通过一个同步时能信号来表示有效数据。当接收数据不是128的整数倍时，在其后补零以满足整数倍条件。

4 FH－OFDM同步系统的性能分析

本文中FH－OFDM接收机同步系统是基于ALTERA公司的Stratix II系列FPGA芯片EP2S60和ADI公司的DDS芯片AD9910来实现的。FPGA芯片借助GPS接收机提供的高精度脉冲来按照预定的跳频图谱控制AD9910，保证接收机与发射机的载波频率随时保持一致，将射频信号下变频至70 MHz中频。经ADC采样后的信号由NCO数字下变频至基带来进行同步捕获和跟踪。FH－OFDM同步系统的总体实现如图5所示。

图5 FH－OFDM同步系统的硬件实现框图

同步系统是在Quartus II 9.1开发环境下进行设计实现的，通过SignalTap II逻辑分析仪对同步的结果进行性能测试，如图6所示。

图6 SignalTap II下的同步性能测试(截图)

其中AdcOut_Sign为70 MHz的中频数字采样信号输入;Judge_Var_Out为分组检测的判决信息;Frame_Coming_Flag为分组检测的信号有效标志;data_en_out为定时同步后，用于进行FFT处理的窗口控制信号，高电平保持时间段表示数据，低电平保持时间段表示循环前缀。从图6可以看出，FPGA经过跳频同步和定时同步后可以准确地找到FH－OFDM信号每一帧的起始时间以及各个符号的起始时间，保证了通信系统在后续工作中能够准确地解码。

5 结论

本文针对FH－OFDM系统研究了同步方法，并结合FPGA进行了硬件平台的设计与实现。在跳频同步部分利用FPGA的I/O端口采集GPS接收机提供的定时脉冲，控制AD9910输出载波信号用于下变频处理。在定时同步部分中对已有的同步算法进行了改进，并针对FPGA应用进行了简化处理以节省资源提高运算速度。系统性能测试表明，本文所提出的方法可以有效地对FH－OFDM信号进行同步处理。

［1］韩庆文，谷友方，王韬.基于联合算法的OFDM峰均比降低技术［J］.计算机工程，2011，37(4):112－115.

［2］ISLAM K M Z，AL－NAFFOURI T Y，AL－DHAHIR N.On optimum pilot design for comb－type OFDM transmission over doubly－selective channels［J］.IEEE Trans.Commun.，2011，59(4):930－938.

［3］HELMUT B.Blind estimation of symbol timing and carrier frequency offset in pulse shaping OFDM systems［C］//Proc.IEEE ICASSP V99.PhoenixUSA:IEEE Press，1999，5:2749－2752.

［4］PARK B，CHEON H，KO E.A blind OFDM synchronization algorithm based on cyclic correlation systems［J］.IEEE Signal Processing Letters，2004，11(2):83－85.

［5］ZHOU H，MALIPATIL A，HUANG Y F.OFDM carrier synchronization based on time－domain channel estimates［J］.IEEE Trans.Wireless Communications，2008，7(8):2988－2999.

［6］史治国，洪少华，陈抗生.基于XILINX FPGA的OFDM通信系统基带设计［M］.浙江:浙江大学出版社，2009.

［7］田耕，徐文波，张延伟，等.无线通信FPGA设计［M］.北京:电子工业出版社，2008.