基于FPGA的32位数学运算库IP核设计实现
2011-12-31 00:00:00任子亭
电脑知识与技术 2011年27期
摘要：为了在嵌入式CPU中实现数学运算，设计了一个32位数学运算库IP核，以提高运算能力，基于该思想详述了系统架构及各功能模块的实现。并进行了仿真和测试，通过实验在基于OR1200的SOC平台上做了FPGA验证，结果表明经过本模块加速后数学运算的处理速度可行有效，达到了设计目标。
关键词：嵌入式CPU；数学运算库；FPGA；IP核； Verilog语言
中图分类号：TP311文献标识码：A文章编号：1009-3044(2011)27-6671-02
IP Core Design Realization of 32-bit Arith_Lib Based on FPGA
REN Zi-ting
(Department of Engineering and Computer Scie
