用于提高ADC性能的自适应Dither结构

1 自适应Dither

Dither结构具有宽带和窄带形式。窄带Dither是在模拟输入信号带宽以外加入Dither噪声，通过输出端的数字带通滤波器将窄带Dither滤去，对ADC的SNR影响主要在于数字带通滤波器的性能，因而对数字带通滤波器的要求很高，实际应用难度较大。宽带按信号幅度又可以分为小幅度和大幅度两种形式。小幅度的主要作用是将量化噪声随机化，提高ADC分辨率以及减小相干采样而产生的谐波[4]；大幅度除了具有小幅度的作用外，还具有在统计意义上减小ADC DNL误差的作用[5-6]，提高ADC的SFDR，如图1所示。尽管大幅度Dither在提高ADC的DNL方面较小幅度Dither的效果明显[7]，但过大幅度的Dither会使输入信号溢出，从而降低输入信号的动态范围。

本文针对12位流水线型ADC结构，提出一种自适应宽带大幅度Dither结构，在提高输入信号动态范围的同时，改善ADC的性能指标[8]。

图1 Dither对DNL的平均化

2 自适应Dither结构

宽带大幅度Dither的自适应Dither结构框图如图2所示。该结构首先对输入模拟信号的幅度进行检测，并根据检测信息自适应地产生基于PN序列的大幅度Dither，使得加上Dither后的输入信号满足高速ADC的输入量程范围。当ADC转换完成后，再从转换后的数字部分去除PN序列Dither，既可保证ADC输入信号不会因溢出情况而导致错误的转换码本，又可通过加入大幅度Dither改善ADC的动态性能。

图2 自适应Dither结构

ADC输入信号溢出分为向下溢出和向上溢出两种情况，为了解决这两种溢出问题，采用两个比较器实现对信号最小值和最大值幅度检测，并根据检测结果自适应地对PN序列做出调整。假设输入信号为s(t)，A为溢出检测的模拟电压值，则高速比较器的输出结果为：

式中，( )b表示高速比较器对输入模拟信号幅度判断后所输出的二进制序列。假设Vref为ADC的参考电压，则所加入Dither的最大幅度为Vref–A，即负责将PN序列转换为模拟扰动噪声的DAC的参考电压为±(Vref–A)。得到输入信号幅度的信息后，再由式(1)得出的flag参数对采用乘同余或Fibonacci方法所产生的PN序列进行自适应调节，使得其通过DAC转换的模拟扰动噪声与输入模拟信号相加后不会导致溢出。调节通过下式实现：

其中，m为PN序列的比特位数。

首先由高速比较器对输入模拟信号的幅度进行检测，再根据检测结果按照式(2)对PN序列进行调制。当输入的模拟信号幅度大于A时，将PN序列的最高有效位清0，保证Dither的幅度为负极性；当输入模拟信号的幅度小于–A时，将PN序列的最高有效位置1，保证Dither的幅度为正极性。DAC负责将自适应PN序列转换为模拟扰动信号，其参考电压为为ADC的参考电压，则自适应Dither的幅度为：

图3 自适应PN序列

图3为自适应Dither随输入信号幅度自适应调整的仿真波形，从图中可以看出，当输入信号幅度过高或者过低时，自适应模块对Dither的幅度进行调整，从而保证加入大幅度Dither后输入到ADC的模拟信号不会超过ADC的参考电压。

3 建模与仿真

3.1 Simulink下的建模

本文对自适应Dither结构进行仿真的平台为Simulink，Simulink为Matlab所提供的是一个基于图形化输入的仿真搭建平台。对自适应Dither结构进行仿真的目标ADC为一个在Simulink下搭建的12位流水线型ADC行为级模型。ADC行为级模型的搭建主要包括采样保持电路模型、子ADC模型与MDAC电路模型[9-10]。运算放大器是采样保持电路的核心部分，其结构包括有限直流增益、单位增益带宽、压摆率、建立时间、寄生电容等，在行为级建模时主要考虑这些因素。子ADC模块主要由比较器组成，失调电压是比较器的一个非理想因素，是该模块行为级建模时的主要误差源之一。MDAC主要实现数模转换、减法、级间残差放大等功能，主要考虑运算放大器的非理想因素和开关热噪声、电容不匹配、寄生电容等因素的影响[11-12]。

自适应Dither的系统整体仿真结构如图4所示，其中比较器模块用于实现对信号幅度的检测，该模块主要以Simulink所提供的多输入加法器以及逻辑运算单元实现。自适应PN序列产生模块首先以Simulink中的Uniform Random Number产生均匀分布随机浮点数，然后由Uniform Encoder模块将所产生的均匀分布随机浮点数变为PN序列，最后根据高速比较器模块所提供的信息，通过采用bit set或bit clear模块将PN序列的最高有效位置1或清0，实现对PN序列的自适应调节。DAC模块主要通过Simulink所提供的Uniform Decoder实现。由于12位目标ADC是一个流水线结构ADC，其会对模拟信号的量化产生一定的延时，所以在Dither去除前，必须采用延时模块对PN序列进行适当的延时对准，从而在ADC转换后的数字码字中减去Dither所对应的PN序列。

图4 自适应宽带大幅度Dither建模

3.2 仿真

大幅度Dither能够在统计意义上减小DNL，其提高ADC动态性能的重要原因是能够将输入模拟信号随机化，打乱原本固定的码字分布。图5为正弦单频信号完成量化后的码字分布情况，正弦单频信号的频率为503 Hz，幅度为1 V。图5a为未加入Dither时码字分布情况，图5b为加入1/2信号幅度的自适应宽带大幅度Dither后的码字分布情况。从图5中可以看出，加入Dither后，被量化码字的分布相对更加均匀，消除了部分错误码字造成的积累效应。

采用量化后信号的FFT频谱特性分析ADC的动态性能。首先将ADC量化后的数据通过加窗截取，然后进行FFT变换到频域，最后对其频谱特性进行分析。目标ADC级间增益误差为1%时，量化码字进行16384点FFT变化后的频谱如图6所示，其中，图6a为未加入Dither的频谱，图6b～图6d分别为加入幅度为1/2、1/4、1/8输入信号自适应Dither后的频谱。可以看出，加入1/2信号幅度的Dither后，原频谱的毛刺与谐波基本消失，ADC的SFDR提高约15 dB，其动态性能得到了大幅度的提高。随着自适应Dither幅度的降低，ADC的动态性能也有所下降。

所以，在保证ADC输入信号动态范围的同时，宽带大幅度Dither信号幅度越大，ADC的动态性能越好。

图6 动态性能仿真

4 总结

大幅度Dither除了具有小幅度Dither的量化噪声随机化，可提高ADC分辨率以及减小相干采样而产生的谐波作用外，还具有在统计意义上减小ADC的DNL误差，改善ADC的SFDR，提高ADC的性能的作用。但是，大幅度Dither的加入可能导致信号的溢出问题。

基于12位流水线型ADC结构，本文提出了一种自适应宽带大幅度Dither结构，并且在Simulink平台上对该结构进行建模和仿真验证，结果表明，不仅有效地解决了由于大幅度Dither的加入而造成的输入信号动态范围减小的缺点，而且还提高了高速流水线型ADC的动态性能。

[1] WAGDY Z, FAWZY M. Effect of additive dither on the resolution of ADC’s w ith single-bit or multibit errors[J].IEEE Transactions on Instrumentation and Measurement,1996, 45(2): 610-615.

[2] DIAS P, SILVA G, CRUZ S. Dithering performance of oversampled ADC systems affected by hysteresis[J]. Journal of the International Measurement Confederation, 2002,32(1): 51-59.

[3] SURESH B, WOLLMAN H B. Testing an ADC linearized w ith pseudorandom dither[J]. IEEE Transactions on Instrumentation and Measurement, 1998, 47(4): 839-848.

[4] BLESSER B, LOCANTIHI B. The application of narrowband Dither operating at the Nyquist frequency indigital systems to provide improvedsSignal to noise ratio over conventional Dithering[J]. Audio Eng, 1987, 35(6):446-454.

[5] ANNA D. A-D conversion w ith Dither signal-possiblities and limitations[J]. Measurement Science Review, 2001, 1(1):75-78.

[6] WAGDY M F, NG W. Validity of uniform quantization error model for sinusoidal signals w ithout and w ith Dither[J].IEEE Transaction on Instrumentation and Measurement,1989, 38(3): 718-722.

[7] SIRAGURSA E, GALTON I. A digitally enhanced 1.8 V 15 bit 40 MSample/s CMOS pipelined ADC[J]. IEEE Journal Solid-State Circuits, 2004, 39(12): 2126-2138.

[8] SHU Y S, SONG B S. A 15 bit linear 20 MSample/s pipelined ADC digitally calibrated w ith signal-dependent Dithering[J]. IEEE Journal of Solid-State Circuits, 2008,43(2): 342-350.

[9] BJMSEN J, YRTERDA T. Behavioral modeling and simulation of high-speed analog-to-digital converters using systemC[C]//IEEE International Symposium on Circuit and Systems.[S.l.]: IEEE, 2003, 906-909.

[10]BILHAN E, ESTRADA P C. Behavioral model of pipeline ADC by using simulink[J]. Southwest Symposium on M ixed-Signal Design, 2001, 147-151.

[11] 陈廷乾, 许俊, 朱凯, 等. 高精度流水线A/D转换器误差分析与系统设计[J]. 微电子学, 2008, 38(1): 126-128.

CHEN Ting-qian, XU Jun, ZHU Kai, et al. Error analysis and system design of high-accuracy pipelined A/D converters [J]. M icroelectronics, 2008, 38(1): 126-128.

[12] 程梦璋, 景为平. 新型流水线ADC的设计与分析[J]. 电子科技大学学报, 2008, 37(6): 930-933.

CHENG Meng-zhang, JING Wei-ping. Design and analysis of a novelpipelined ADC[J]. Journal of University of Electronic Science and Technology of China, 2008, 37(6):930-933.

编辑张俊