张 强等
摘要:本文介绍了一种用FPGA实现的HDLC转E1的协议控制器,能实现将速率为N×64Kbps(N=1~124)的HDLC数据分接至M路(M=1~4)E1信道中的传输,并允许各路E1的最大时延为64ms。讨论了E1帧结构设计和系统的FPGA实现方法。
关键词:帧结构;HDLC;E1;FPGA
电子设计应用2004年11期
1《合作经济与科技》2024年13期
2《婚育与健康》2024年10期
3《思维与智慧·上半月》2024年7期
4《陶瓷科学与艺术》2023年11期
5《中国商人》2024年7期
6《教师博览》2024年4期
7《师道·教研》2024年6期
8《中国对外贸易》2024年6期
9《伴侣》2024年6期
10《经济技术协作信息》2024年6期