后摩尔时代，十大EDA验证技术趋势展望

杨晔 郭正

过去的40年里，不断发展的工艺和架构设计共同推动着摩尔定律持续前进，即使是今天也还有3 nm、2 nm、1 nm 先进工艺在地平线上遥遥可及。但是现实趋势来看，更高工艺、更多核、更大的芯片面积已经不能带来过去那种成本、性能、功耗的全面優势，摩尔定律确实是在进入一个发展平台期，也意味着我们进入了“后摩尔时代”。

半导体设计产业开始不仅是通过工艺的提升，而是更多考虑系统、架构、软硬件协同等，从系统应用来导向、从应用来导向去驱动芯片设计，让用户得到更好的体验。而这些也是 EDA 行业需要给半导体赋能的关键方向。

芯片正变得越来越大、越来越复杂，我们需要更多的测试。而且芯片开发这种超级复杂的系统工程，正在逐渐向“系统级验证测试驱动开发”方向发展，因为系统级验证测试才能暴露发现系统级工程每个环节引入中的潜在问题，并证明整体设计的正确。同时，正在迅速发展的新型敏捷设计语言，大多数也更偏向系统和架构层面的设计定义，但这就引入了“如何快速验证高层次设计定义”这个需求。这几方面的需求，都要求更快、更好、更完整、更智能的测试验证工具和方法学，即敏捷验证。目前很多 EDA 验证工具都在向敏捷的方向过渡，但需要的不是“散兵游勇”，因此工具之间的整体协同也是敏捷验证必不可少的特性。

●基于多核的高性能、分布式系统成为软件仿真验证的新发展方向

软件逻辑仿真以其高可调试性，在电路调试中始终占有重要地位。但 IP 和 SoC 电路设计变得越来越复杂、与片上软件的结合越来越紧密，传统只使用单核或少数 CPU 核的单进程仿真，性能越来越无法满足开发调试要求，对复杂 IP 经常只能运行到几赫兹或几十赫兹的超低速度。因此，使用更多的处理器核、更多的进程进行大规模电路的软件仿真，是一个重要的发展方向。

●硬件验证系统向统一系统、双模模式发展

基于 FPGA 或专用硬件的硬件验证系统，可以大大提高仿真性能，是仿真验证的重要手段。但是，由于数字逻辑调试、软件开发、系统软硬件集成、硬件接口验证等多种验证目标的冲突，硬件验证系统在过去由不同的团队和公司，设计成了原型验证和硬件仿真这两种独立的 EDA 硬件仿真系统。但它们的本质并无区别，都是由一种可配置的硬件系统去仿真多样化的目标设计。因此，在一种统一的硬件系统下，根据不同的验证场景需求进行不同的配置，分别实现原型验证模式和硬件仿真模式，用双模系统替换原来的双系统，从而实现节约硬件、编译、部署成本的目标，已经是一种从金钱、时间、人力投入多个方面提高 EDA 效率的发展方向。

●基于全新架构的 EDA 2.0工具与云计算深度结合

互联网云平台提供了近乎无限的计算弹性、存储弹性和访问便捷性，因此 EDA 2.0应该与云平台和云上多样化的硬件结合，充分利用成熟的云端软硬件生态。

云平台带来的弹性资源可以支持 EDA 2.0的智能计算和自动化，用无限制的算力去优化 EDA 计算瓶颈，使芯片设计流程更加智能，并加速芯片设计流程。同时弹性的云端算力也能优化用户的设计成本。基于云平台的 EDA 2.0，其付费模式、使用模式、使用地点、使用设备都会更加灵活，让 EDA 厂商和芯片设计团队都不再把精力放在“用哪些软硬件资源来设计芯片”上，而更加关注“如何快速高质量地设计芯片”。

基于今天的技术起点，我们可以对 EDA 软硬件框架和算法做创新、融合和重构，抛弃过去的一些包袱，采用更新的技术架构。过去的单机或本地多机同步的软件结构要逐渐被改造为面向云平台结构的云原生软件架构，深度利用云端弹性性能，并且给用户提供更优化的使用模式。

●多样化的异构 EDA 计算加速芯片开发

EDA 的本质是计算，包括各种流程驱动的图结构计算、基于布尔计算的求解计算、数据库驱动的设计数据调试、大数据驱动的 NP 问题求解空间折叠等等。近年来由机器学习和大数据处理驱动的新型异构计算平台层出不穷，包括各种 GPU、NPU、基于新型处理器架构的多核、众核 CPU、DPU 等等，甚至是基于模拟量的存储计算、光计算，这些都有可能在1个或多个方面辅助 EDA 计算的加速，这也是众多 DSA 架构团队非常有兴趣的应用领域。

●形式化验证更广泛应用，逐渐成为验证核签（Sign-off）的必备工具

仿真方法学的应用虽然普遍，但也有其验证不完整、耗费大量时间的固有缺陷。而形式化验证经过过去几十年的发展，已经越来越成熟，同时进一步使用高效的算法求解器，透过智能调度引擎缩小求解空间，并配合新型分布式云计算进行快速的迭代。形式化验证不仅提供了一个比较完备的功能验证手段，也为开发流程中各个环节之间，例如 HLS 往下到 RTL、RTL 到 Gate，提供了一个非常有力的快速的等效性验证方法。

●智能化系统级调试方案进一步实现验证调试自动化

除了更多更好的仿真和形式化技术作为验证手段，不能忘记调试才是验证的核心目的之一。多种 EDA 验证工具的功耗、功能、日志、覆盖率等输出，最终都要汇总到调试工具中，从整体到细节层层深入地分析。这个分析的流程，除了需要优秀的工程师，还需要调试工具能更智能、更系统的自动从数据中提炼分析数据，帮助工程师定位和解决问题。新一代 EDA 2.0的自动和智能，必然需要智能的系统级调试方案的配合。

●从系统级验证场景定义到自动验证系统的智能工具和方法学

IP 复用在现代 SoC 和Chiplet system 中已经是普遍现象，因此对 IP 的验证需求实际上逐渐下降。而随之上升的是要验证由众多 IP 或Chiplet构成的系统，在目

标验证场景中的功能、功耗、性能是否能达到要求。因此我们需要的是从系统场景需求定义到芯片设计至系统集成之后整个流程中，端到端的系统级场景验证方法。目前基于Accellera Systems Initiative 标准化组织定义的 PSS 可移植激励标准，已经初步推动 EDA 向这个领域发展。国内和国外 EDA 公司，也推出了基于 PSS 标准的场景级验证工具，但其进一步形成产业生态，必然需要未来几年的努力。

●系统级验证得到更多厂商和工具的支持

过去20年，EDA 行业一直在谈论系统级设计，但是真正面向系统级设计的 EDA 工具却并不多。这本质是因为通用芯片为主流的时代，芯片设计者的核心目标是 PPA ：即功耗、性能和面积这些围绕着“芯片设计”而展开的目标。在这些核心目标的驱动下，系统级设计很难展开。但是，随着全球高端制造工艺逐渐进入瓶颈、中端制造工艺产能迅速发展、系统级电子产品越来越集成化、3D 制造和封装逐渐普及这几个趋势，很多芯片可以接受牺牲一部分 PPA 目标，以达到更低设计成本和更快系统创新周期。因此，“系统级 EDA ”会越来越多地得到更多厂商和工具的支持，围绕系统级 EDA 的创新也会越来越多。

●芯片和系统产业链欢迎新生代 EDA 公司和创新工具的出现

EDA 产业从20世纪70年代初诞生至今40多年，已经形成了几巨头垄断体系，由 EDA 巨头和芯片公司联合定义的芯片设计验证方法学、工具链也基本固定。但近年来，随着芯片成为系统产业的核心关键，越来越多的目光投向了 EDA 。我们可以看到谷歌致力于AI打造的后端布局工具并倡导开源芯片项目；各种开源 IP、开源芯片、围绕 Chisel、SpinalHDL等多种 EDA 语言的创新工具层出不穷；中国国产 EDA 公司纷纷崭露头角…。我们可以预计，在系统产业的强大需求推动下，新生代 EDA 公司和创新工具必将越来越多，将 EDA 打造为更智能更高效率的产业链平台。