基于卫星通信硬件设备的新型调制解调器设计

赵有祺

（北京航天飞行控制中心，北京 100000）

0 引 言

卫星通信技术具有覆盖范围广、抗干扰能力强、通信质量高以及使用灵活方便等优点，目前已经广泛应用于军事通信、海洋通信、海事通信以及民用移动通信等领域。在现代卫星通信系统中，调制解调器是核心部件，负责将信号调制为基带信号，经中频数字电路解调后通过高速数据通道传输。

由于卫星信道具有高度动态变化和多径衰落等特点，为提高卫星传输系统的抗干扰能力，需要采用较高的调制解调速率和较宽的信道带宽。目前，国外普遍采用8B/10B编码方式来提高卫星通信系统的传输速率。8B/10B编码方式只能在很窄的频带内使用且受多径衰落的影响较大，导致在高速率传输时无法获得足够的带宽。

为了提高卫星通信系统中信号码元间隔和数据码元间隔的灵活性并改善信道带宽利用率，文章设计了一种新型调制解调器。该调制解调器采用数字基带处理电路调制解调信号，在此基础上通过高速数据通道进行高速传输。与传统调制解调器相比，该调制解调器具有调制解调速率高、信道带宽利用率高等特点[1]。

1 数字基带处理电路

数字基带处理电路利用软件方式实现，根据输入的信号频率和幅度，自动将信号调制为基带数字信号，再经由高速数据通道进行传输。其中，模数转换器（Analog-to-Digital Converter，ADC）部分主要由模拟前端和数字后端组成。模拟前端负责将输入的模拟信号进行数字化处理。数字后端主要由现场可编程门阵列（Field Programmable Gate Array，FPGA）和数字信号处理器组成。FPGA部分主要用来控制ADC模块的工作状态，完成系统的逻辑控制和系统参数设置等功能。数字信号处理器则负责处理FPGA输出的模拟信号，并将其转换为数字基带信号。

1.1 A/D转换

模拟/数字（Analog/Digital，A/D）转换主要是将模拟信号转换为数字信号。采用AD9225芯片作为A/D变换的核心器件。AD9225是美国亚德诺半导体技术有限公司推出的一款高性能、高集成、高速度、低功耗以及低成本的模拟开关器件，其性能指标达到了国际先进水平，能够满足当前的A/D转换需求。AD9225具有12位（8通道）和24位（16通道）2种工作模式。对于8通道模数转换器，数据速率最高可达40 Mb/s；对于24通道模数转换器，数据速率最高可达4 Mb/s。AD9225采用电流驱动，内置2个1 MHz时钟，通过内部高速时钟发生器产生24位的时钟，确保电路具有较高的转换速率和采样频率。

1.2 数字下变频

在数字下变频模块中，可以选择使用正交幅度调制（Quadrature Amplitude Modulation，QAM）算法。QAM解调算法的核心是数字下变频和数字正交解调。数字正交解调技术的基本思想是将一组采样值进行正交变换，得到新的采样值，通过解调将模拟基带信号转换为数字基带信号。该算法有2种实现方式。第一，基于离散傅里叶变换（Discrete Fourier Transform，DFT）的算法。该算法主要用于模拟信号的数字化处理，优点是转换速度快，缺点是容易产生量化误差。第二，基于有限字长的连续域算法。该算法主要用于数字信号的信道化，优点是能够适应信道变化的特性，缺点是可能导致信号失真或引入噪声。

1.3 基带信号成形

在实际工程应用中，通常采用二相数字调制的方式进行信号调制。二相数字调制是通过2个模拟信号互相正交叠加来改变信号的相位，从而获得正交解调信号。在软件无线电系统中，实现基带信号成形有2种常见方式，分别是使用高速A/D转换芯片和使用FPGA。这2种方式各有优劣，由于使用高速A/D转换芯片可以降低系统成本，文章选择这种方式。FPGA主要完成正交解调信号的成形、编码及同步等功能。在软件无线电系统中，可以采用高速A/D转换芯片来实现基带信号成形、编码及同步等功能[2]。

2 数字调制解调电路

数字调制解调电路包括基带信号生成、调制解调以及高速数据通道等部分。

2.1 基带信号生成

基带信号生成部分主要由FPGA控制模块和数字信号处理器（Digital Signal Processor，DSP）处理模块组成。该模块在接收到射频输入信号后，先进行相关处理，然后由DSP算法处理，产生基带数字信号。DSP算法包括频谱搬移、码元速率跟踪、信号判决以及功率判决等处理。

基带数字信号经过DSP算法处理后，再进入高速数据通道进行传输。由于数据通道对传输速率和误码率有较高的要求，需要设计专用的高速数据通道。该数据通道具有抗噪声干扰能力强和大动态范围优势，主要由DSP芯片、FPGA芯片以及高速ADC等组成。其主要功能是实现数字调制解调电路对输入的射频信号的处理，再通过高速数据通道将其传输到卫星通信系统。

FPGA控制模块通过外部时钟、内部时钟及数据总线来控制DSP处理模块的工作。DSP处理模块通过内部的ADC和数模转换器（Digital to Analog Converter，DAC）接口与FPGA控制模块进行通信，对FPGA产生的数字基带信号进行滤波、加窗、功率判决等处理，然后发送到高速数据通道。高速数据通道通过串行接口与FPGA控制模块进行通信，从而实现高速数据信号的传输。经过这些流程，最终可以生成基带数字信号[3]。

2.2 调制解调

文章采用AD9856作为调制解调芯片。AD9856是一款全数字信号处理芯片，具有出色的实时性和抗干扰性。它通过一个有限冲击响应（Finite Impulse Response，FIR）滤波器，在低噪声系数条件下有效消除高频成分。该调制解调电路将射频输入信号经过数字基带信号生成模块处理后，再经过AD9856处理，输出基带数字信号。

在卫星通信系统中，为满足不同的带宽需求，通常采用多速率方式传输。因此，可以将AD9856芯片分成4个时钟域来处理不同的数字信号。为了提高数字信号的处理速度，利用高速ADC对数字信号进行采样，然后使用FPGA内的直接数字频率合成器（Direct Digital Synthesizer，DDS）模块进行频率合成，最后送入AD9856进行处理。

2.3 高速数据通道

高速数据通道是新型调制解调器的重要组成分部，由2条并行的高速数据总线组成，一条用于接收调制后的基带数字信号，另一条用于接收调制后的基带信号，这些总线的传输速率可达2.5 Gb/s。2条数据总线通过控制接口相连，其中的控制接口由硬件实现。该接口主要包括时钟、复位、数据接收与发送等功能模块。数据选择模块通过对数据进行选择，确定所传输的数据类型和传输速率。时钟模块主要完成时间同步功能。复位模块主要完成对系统各个环节的复位功能。数据接收与发送模块主要将接收的信息转换为基带数字信号并传送到接收端。

2.3.1 时钟模块

新型卫星通信硬件设备的时钟模块由FPGA实现，使用Xilinx公司的Cyclone4系列FPGA芯片，时钟速率为120 MHz。该芯片提供了时钟输出（时钟输入）接口和数据输入接口，由配置寄存器、时序控制寄存器及状态寄存器等组成。Cyclone4系列FPGA的时钟输出接口可以产生多种不同类型的时钟信号，包括系统时钟（频率为40 MHz）、标准时间源（频率为120 MHz）、内部振荡器（频率为1 MHz）以及外部时钟源（频率为300 MHz）等。这些时钟信号的频率和占空比可以通过配置寄存器进行设置。

该系统还使用Xilinx公司的STC12C5A60S2系列芯片作为触发寄存器。该芯片可以在0～5 V电压下工作，内部带有一个计数器位，在复位时用于判断该引脚是否处于有效状态。状态寄存器用于存储各个时钟信号的占空比，其中最高占空比为1，最低占空比为-1。

2.3.2 复位模块

复位模块的功能是将系统控制回到初始状态，以确保系统的正常运行。该模块在整个调制解调器中起着至关重要的作用。在基于卫星通信硬件设备的新型调制解调器中，每个数据总线都有2个独立的复位控制端，分别用于复位发送模块和接收模块。通过软件控制寄存器，可以将系统各部分的复位信号传输给复位控制端。当发送模块发送数据时，会触发该控制端发送复位信号；当接收模块接收数据时，会触发该控制端发送数据信号。这2个复位控制端在时间上有严格的配合关系，这种配合关系可以通过程序实现。由于要完成调制后基带信号的接收和发送，要求该模块具有较高的时钟频率。通过比较当前时钟和系统时钟之间的差异，可以确定系统当前所处的时间状态。对于高速数据通道而言，如果其内部时钟频率超过2.5 GHz，就需要使用外部时钟来完成复位功能。因此，系统需要外部时钟提供一个稳定的时间基准[4]。

2.3.3 数据接收与发送

数据接收与发送模块是数据通道的重要组成部分，主要作用是将基带信号转换为数字信号，然后通过控制接口传递给数据选择模块。该模块由8位寄存器组成，每个寄存器都对系统的各个环节进行控制。数据选择模块初始化各个寄存器，使其工作在数据模式下。复位模块通过复位寄存器使其工作在复位模式下。数据接收与发送模块通过控制接口接收的信息，将其转换为基带数字信号，然后将该信号转换为标准的时钟信号，再由数据选择模块将该信号传送到接收端[5]。

3 结 论

基于卫星通信硬件设备的新型调制解调器具有体积小、重量轻、可靠性高以及易于实现等优点，可以广泛应用于军事通信、数字电视、数字会议等领域。该调制解调器能够满足系统设计要求，具有较高的抗干扰能力，具有广泛的应用前景。