全国产化NVMe存储模块方案设计实现

钱军琪，穆春林，相 毅

(航空工业西安航空计算技术研究所，陕西 西安 710065)

0 引言

随着机载航电系统信息化和集成度的不断提高，产生的重要数据也与日俱增，这对存储部件的容量、速度和可靠性提出了更高的要求。同时，国际形势复杂多变，自主可控是信息安全的前提，坚持自主可控和全国产化设计在信息安全方面意义重大。本文针对高可靠应用场景，提出了一种支持PCIE接口的全国产化高速大容量存储解决方案。该方案支持NVMe协议，具备掉电保护功能。

1 方案概述

NVMe存储模块主要由PCIe主控制器芯片、Nand Flash阵列、电源转换电路以及毁钥电路组成[2]。主控芯片除了完成与Host NVMe协议规范传输数据，还要由FTL完成Flash的管理、读干扰处理、数据保持、处理磨损平衡及垃圾回收其他算法；电源完成二次转换，有1.8 V(控制器I/O)、0.9 V(控制器内核)、1.2 V(DDR供电)、2.5 V(DDR供电)和3.3 V(Nand Flash Core)供电；毁钥电路用于硬件烧毁Nand Flash。NVME存储模块原理如图1所示。

图1 NVME存储模块原理

2 方案硬件设计

NVME存储模块主要由PCIe控制器、Flash存储阵列、板上DRAM以及HOST接口组成，设计遵循更高的可靠性，元器件100%国产化的设计原则，主要包含NVME控制器电路、存储电路、电源管理电路和时钟复位电路，存储模块硬件方案如图2所示。

图2 NVME存储模块硬件方案

2.1 NVME控制器电路

PCIe控制器采用28 nm工艺的PCIe控制器(SC6912022)，该控制器具有两个ARM Cortex R4 CPU核，主频可达600 MHz；支持PCIe Gen3 x4和NVMe 1.3c协议标准，有8个Flash通道，每通道支持8CE；支持ONFI和Toggle接口Flash；最大读速度可达3.5 GB/s，最大写速度可达3.4 GB/s；FTL支持坏块管理、磨损均衡、ECC纠错、Trim、垃圾回收、SMART等功能；工作温度范围-55～+90 ℃。主控制器接口如图3所示。

图3 主控制器芯片原理

2.2 存储器电路

存储器电路主要包含系统DDR4存储器和数据存储NAND FLASH存储器。存储模块的DDR提供了FTL映射表缓存、数据缓存的功能，供主控制器高速地完成逻辑地址与Flash页地址、块地址、CE、通道之间的转译工作，从而实现高速数据读写。此外，DDR中还会缓存高速读写的有效数据，以缓解主机IO与盘之间的时序压力。模块采用两颗大容量的DDR4 DRAM芯片，满足高性能、大数据吞吐的需求[3-4]。

存储模块共使用16片Nand Flash，器件选用国产大容量、高性能、高可靠性的NAND Flash存储器产品。该存储器采用3D NAND Flash工艺，兼容ONFI 4.0 标准，支持SDR、NV-DDR2、NV-DDR3接口标准，通过复用的8bit数据总线进行命令、地址和数据的传输，其最大数据传输速率可达800 MB/s。NAND Flash中的每个Die 包含一个逻辑单元块LUN，其中1个Page包含了16 KBytes数据存储区和2 048 Bytes冗余存储区，冗余存储区通常用来存放纠错数据。1个Block包含了384Pages，1个Plane包含1 006 Blocks，而一个LUN包含2个Planes，每个Plane都包含了各自的Page和Cache寄存器，在执行Cache编程操作的时候，数据先被写入Cache 寄存器，然后复制到Page寄存器。当数据被复制到Page 寄存器，则开始向存储阵列编程，此时Cache寄存器变回空状态，用户可以写入新的Page数据到Cache寄存器中，从而加速编程时间。

存储器可通过操作命令DAh切换到SLC模式，在SLC模式下工作温度可满足-55～+125 ℃，质量等级可满足GJB7400的N1级要求。

2.3 电源管理电路

电源管理电路包括掉电保护电路和电源存储电路。存储模块采用5V DC供电，模块需要电源种类分别为3.3 V，2.5 V，1.8 V，1.2 V，0.9 V，设计采用两片XC9884QNC、两片HCE4622和一片HCE4632实现，功耗预计8.9 W。

2.3.1 掉电保护电路

掉电设计依照两个原则，一是电子盘控制器选用掉电监测芯片用以监测电源波动，实时进行数据存储。二是增加掉电储能电路，在断电瞬间进行数据保存，在保证满足需求的情况下，尽量减少外围器件以提高系统可靠性[5]。

储能电路采用株洲宏达的XC6164掉电保护芯片。XC6164是一款用于端口掉电保持的专用芯片。芯片可以控制能量在系统端和储能端之间双向传输。此芯片具有过压、过流、限流和热关断等功能。芯片内TVS管对过压进行泄放，避免高压引入对设备造成危害。XC6164芯片在瞬态过压时具有嵌位但不关断作用，不影响后级负载的运行。储能工作原理：电子盘上电后，储能端将输入的电压抬高到12 V，储存在储能电容中。当断电后，芯片通过电容放电对后级设备供电，并向控制器发出掉电中断信号，控制器关闭文件并进行数据保存。

2.3.2 电源转换电路

电源转换电路通过5V输入，实现所需电压的输出，主要有NVMe内核电压(0.9 V)、NVMe控制器电压(1.2 V)、NVMe控制器IO电压(1.8 V)、DDR4 DDR_VPP电压(2.5 V)、Nand Flash IO电压(1.8 V)、Nand Flash 内核电压(3.3 V)和DDR4核电压(1.2 V)。源拓扑结构如图4所示。

HCE4622 ML是一款完整的双通道2.5 A输出DC/DC变换器，采用LGA/BGA封装。封装中内置了开关控制器、功率FET、电感器和所有的支撑元件。HCE4622 ML的输入电压范围为3.6～20 V，每路可输出0.6～ 5.5 V电压(由单个外部电阻器来设定)。该器件的高效率设计使每个通道能够提供持续2.5 A、峰值3 A的输出电流。外部仅需在输入和输出外接大容量电容器。

HCE4632 ML/MB是一款超薄的三路输出降压型电源模块稳压器。HCE4632 ML/MB的输入电压范围为3.6～15 V，双路输出VDDQ和VTT的输出电流±3 A，和1路10 mA低噪声基准VTTR输出。VTT和VTTR皆跟踪并等于VDDQ/2 输出。HCE4632 ML/MB内置了开关稳压器、功率FET、电感器和支持组件。此外，该电源模块也可配置为两相单路±6 A VTT输出。仅需在输入和输出外接少量的陶瓷电容器即可完成整体的设计。

图4 存储模块电源拓扑结构

2.4 硬销毁电路设计

存储模块具备在紧急情况下销毁数据功能，模块的硬销毁电路采用高压大电流直接烧毁存储介质的晶圆，使数据销毁无法恢复，器件不能再次使用。模块支持硬销毁，能够实现毁钥电压16～32 V、总电流0.5 A/1 s的瞬间硬销毁，实现全部NAND Flash芯片物理销毁，保证销毁后数据无法恢复，销毁时间不超过1 s；外部提供的16～32 V、0.5 A的独立电源供电，一边用于给单片机提供3.3 V电源，另一边为物理烧毁NAND Flash提供大电流电源，销毁原理如图5所示。

图5 硬销毁设计

通过在Flash的核心电源引脚加载高压，击穿Flash的方式进行物理销毁。盘片上有多片Flash，防止因单片击穿短路，其他Flash无法销毁的情况发生，每片Flash的核心电源通过MOS开关分开供电，以便销毁时逐片销毁。销毁控制由MCU完成。

2.5 复位及时钟电路

复位电路设计采用RC组合复位电路，由47 μF电容和1 k欧姆电阻组成RC复位电路。主控芯片需要外部提供一个25 M时钟，模块设计采用高精度晶体实现。

3 方案软件设计

3.1 模块初始化

存储模块初始化是指当存储模块通过PCIE连接到其他设备时，在PCIE设备被应用系统正确加载后，存储模块完成对自身硬件设备的初始化并将设备状态转为工作就绪状态的功能。初始化完成后，可以获取到存储模块的设备ID，主机可根据不同的设备ID加载相应的驱动程序，从而实现不同厂家设备之间的兼容。存储模块初始化功能包括PCIE内部存储空间分配及管理、存储主控芯片初始化、存储模块加载等功能。

3.2 存储模块读写功能

当存储模块通过PCIE接口初始化完成，可以在系统中看到与存储相对应的设备文件，在存储模块初始化时，会将存储模块对应的读写接口进行注册，在通过文件系统或其他接口进行存储空间读写时，驱动层软件调用已注册的读写接口完成对存储模块Flash的读写。存储模块读写流程如图6所示。

图6 存储模块读写数据流程

4 结语

本文基于主控器+存储阵列的设计架构，设计了一种全国产化的高可靠存储设计方案，在满足高速大容量存储功能的基础上，兼顾了性能、体积和功耗的平衡。方案对外接口标准统一，适配性强；对外可根据不同需求，裁剪NAND Flash容量和毁钥电路，满足定制化需求和加固性需要。该方案适用于不同场景的不同需求，具备灵活性和兼容性。