Multisim14的模拟电路设计分析研究

戎丽丽

（河北劳动关系职业学院 河北 石家庄 050093）

0 引言

传统的电路设计存在理念较单一问题，主要集中由上至下为主体，顺利开展依托试探等设计工作。一般情况下，应当提前设定电路参数，这就要求需要对以往电路数据进行分析，结合工作经验确定最终参数，此阶段所应用的多数模型都服务于电路特性研究[1]。经过模拟电路与相关器件，可以为后续电路连接与设计标准奠定重要基础，促使各项目标达到预期状态。开展模拟电路设计工作所需资金成本较大，且应用效能要求较高。随着近年来信息技术的不断拓展应用，对于部分高工作要求的电路需要推进电路设计工作，将Multisim14作为设计工具，设计计算机电路能够最大化发挥此工具的设计效用[2]。

1 系统组成及通用标准组件设计

1.1 系统组成

典型模拟电路主要包括4部分，分别是输入级、中间级、输出级、偏置电路，多级直接耦合放大电路（图1），输入级电路负责阻抗匹配，在多级放大电路内决定整机信噪比，对电路设计有严格要求。中间级对输入信号放大高增益电压，能够保证所获信号幅度输出足够大。输出级电路主要负责放大电流，确保负载功率满足标准，依据输出级电路结构与工作状态，设计多样化的功放电路类型[3]。

1.2 标准通用器件设计

Multisim作为目前广泛应用的设计工具，完成电路仿真设计，在实际操作中，Multisim可以结构性整合相关信息资源，根据原理图能够实现信息高效传输，根据有关数据分析应用设备，根据仿真环境中相关数据高效渗透与显示。以模60计数器数字电路设计为例，为了可以充分发挥Multisim的能效作用，应当设计中间核定计数标准，这就应当划分不同组，一级服务个位计数，下级应当基于十位基数，因为两级包含计数范畴并不相同，所以应当处理原始数据，运用清零作用芯片保证所达能效可以符合设计需求。

为了控制模60计数器正常运作，想要提升计数精准度，需要在Multisim平台中重视电路结构设计，确保可以全面展现电路情况。在Multisim实际运行中应当选择元件库内相符标准与规格的显示器，并在精准掌握对方波信号源后，选择符合实际需求的逻辑分析仪，根据结果对是否可以精准衡量计数进行探究。在实际分析中需要以对应作用机制为依据，累积计数这样两级对应值标准时，计数器就会恢复至初始状态，以时间规律为基准促使模60充分发挥计数功能。

2 电路仿真设计

分立元件模拟电路需较大设计量，再加上整体设计过程比较复杂，所以不确定性因素较多，通过利用EWB平台计算机辅助设计手段，使用Multisim14旨在能够提高本次模拟电路设计的工作可靠性与整体效率。

2.1 输入电路

在直接耦合多级放大电路内，第1级电路一旦发生漂移，会在短时间内迅速逐级传递，获得较大漂移电压，同时产生畸形输出波，差分放大电路可以有效抑制攻防电路温漂电压。为了在设计模拟电路时提升差分电路的温漂抑制功效，本次设计选择恒流漂偏置发射极，充分利用此种装置所具备的恒流源等效无穷大内阻特点，能够保证所设计模拟电路拥有极大共模信号抑制力前提下，避免对其他电路性能造成影响[4]。

2.2 中间级电路

中间级电路是为了能够放大电压，保证所获充足电压信号激励后级电路，单管中间级放大电路使用了恒流源有源负载，能够保证所获电压高增益，这种电路开环增益较大，能够获得更多电阻无源负载的动态化范围。因为电路开环增益基本趋于无穷，为了顺利完成本次电路仿真设计，通过对发射极与15 kΩ地接电阻，设计输入信号vk=0.1 V，fm=1 000 Hz。从示波器A通道接入与B连接，设计A、B各输出为100 mV/DIV、10 V/DIV，图2为本次仿真设计波形图，根据图示在15 kΩ电阻接上之后，可以达到超出开环电压120倍增益，这极易造成信号失真[5]。

2.3 输出级电路

输出级设计了互补MOSFET场效应管组成OCL电路结构，设计MOSFET场效应管动态电阻小，发热较小，所需较小散热片体积，达到较好频响效果，因为MOSFET场效应管存在门槛电压，可以将高于电压的偏置电压设计其中，这样可以对输出级仿真设计时，设计独立偏置，保持波形稳定性。

2.4 恒流源电路

为了有效提升差分电路共模抑制力，对于发射极电阻可以选择恒流源取代，在设计放大电路时使用恒流源能够提高负载电阻的整体增益，还可以有效避免对其他电路性能造成影响。例如输入级电路的恒流源，原理公式如下：

在三极管放大器有足够大倍数β情况下，一般β要求150以内：

其中

式中：三极管b-e管压降用UQbe表示；由于不改变UQ8be与R8，则电流Ic9始终恒定不变。

2.5 VHDL主体设计

VHDL作为硬件展示语言具备一定国际性，目前已有相对清晰的规定标准。Multisim在不断创新发展与实际运作中，以语言主体形式进行电路设计，软件仿真器有多样性设计，能够优化组合不同模型，发挥Multisim的不同编译设计功能，分离器件设计精准把控其中细节。CLR在应用中占据重要地位，有人工清零作用，作为端体形式，在值量为1情况下，会改变计数器的输出值，显示“零”，这时需要注意，在值量为1才能够成功显示计数器的具体数据，获得输出能效。

在计数器“零”显示情况下，计数器允许端在1数值情况下，以时钟的具体状态推进计数工作，保证输出数值能够符合实际情况。最初设计还要保证时钟所处时刻在个、十位均符合清零标准，并在后续流程化计数中，个位数可能会形成0～9的变化趋势，在十位数值间形成一定差异。在上述两部分数值均为顶端状态下，可以发挥人工清零作用后重启下轮计数，所以可以看出这一设计流程有一定限制循环性特点，这一设计阶段进位输出端一旦出现进位变化，表示已经完成清零步骤成功进入下阶段计数。

基于VHDL的语言设计作为目前常用方法之一，以具体设计情况为依据拓宽自身所处的权限范围，完成不同模值计数可以充分发挥计数器功能，利用这一程序调整指标，划分多个目标值获得数值乘积之后，即可获得对应需求信息。通过充分运用VHDL语言，完成合理的Multisim电路设计，在特殊条件下延时处理，可以保证最终显示结果贴近于实际电路的运行状态。

3 设计对比分析

3.1 整机电路仿真

本次Multisim14设计模拟电路的整机仿真图，需要注意其中R3、R17、R19以上3个原件，R3作为输出级原件，主要可以对R3调节来有效改变Q1与Q2的电压值，这样能够设计合适的Q1与Q2偏置电压，确保两个偏置电压不会在切换正、负半周波形情况下的信号失真情况。设计R17、R19主要是为了实现整个模拟电路的增益，根据设计模拟仿真电路图设定相关参数，达到约32倍的整机增益，基本与仿真结果相符（图3）。

3.2 PCB电路板测试

多级放大器对PCB有严格设计要求，需要遵循并联一点接地设计原则，因为多级放大电路内每级信号幅度各有差别，如果本次设计选用串联多点接地，那么各级电压地线串联节点就会形成压降，在其他回路中串入导致干扰，甚至产生正反馈，对整机输出音质造成影响，还要注意大电流回路使用加粗铜线，运用Altium Designer 9.0绘图软件制作PCB板，设计单面板结构，设计90 mm×62 mm插接件、调节部件在板块四周，方便装配调试。

3.3 静态工作点分析测试

多级放大电路的静态工作点之间存在相互影响，因为MOSFET场效应能够输出彼此对称的输出管互补参数，N管的流出电流基本等同于P管的流入电流，一旦N、P两管发生电流偏移情况会造成损坏负载。这种情况下需要对电位器调整R3，对两端电压同步监测，控制电压值在5～7 V合理范围内，与电路仿真设计相结合分析电路原理，可以通过改变R14设计来达到影响输入级电流的增益效果，确定R14后选定R8会减小对电路的影响。假若R8过小取值会无法放大中间级电路，过大取值则会减小中间级电路的动态化范围，甚至会出现直接饱和。对于电路装配异常问题，与上述仿真结果结合能够对电路故障迅速定位。

与上文设计电路仿真思路相结合，对电路原理进行分析，如果三极管基发射极管压降值为0.6 V，可以得出：

所以输入级电路在IQ9C=UR8/R8=1.538 mA,IQ5C=UQ6C=IQ9C/2=0.769 mA的情况下，中间级电路有IQ7C=UR10/R10=0.6/27=22 mA，得出：

通过查询相关电路设计手册能够发现，IRF540为Vth电压限值情况下，典型电压值为3 V，IRF9540门槛典型电压值为-3 V，得出：

中间级、输出级耦合关键元件用R3表示，通过对R3进行调节决定UR3基本在6 V，这时输入级和中间级形成直接耦合电平关系公式表示如下：

在等同Ube取值条件下，R10约为3R4，考虑闭环电路反馈性能，可以对上述公式进行简化，得到公式如下：

根据上述设计分析与关系公式，静态测试输入端接地采用数字万用表，对静态工作点进行测量（表1），测试结果基本一致于仿真理论计算结果。

表1 静态工作点仿真、计算、实测结果对比

3.4 VHDL语言设计对比

根据上述分析，为了对比Multisim14设计模拟电路的效果，采用通用型器件设计输入电路，使用两片74LS290级连，构成一百进制计数器，利用这一芯片清零端，可以成功去除40多个余状态，而这主要依据U6输入值所决定。换言之，可以改变输入值，即可改变相应的计数器模值，根据上述设计能够发现，拓展任意模值计数器，均可以应用74LS290的4位输出端实现。

基于VHDL语言设计要满足计数器功能拓展，可以分解程序目标值为合适的两个或多个级联数值乘积。结合上述设计输入电路使用的1 000 Hz频率，在调高频率情况下，可以根据逐渐增大的显示频率，增快译码显示器的数字显示速度，造成模糊显示的问题。这一情况主要由于采用的异步计数器所致，它在工作中由于低频需要进行增频处理，而在增频后发生的模糊显示这一问题，还会在译码电路状态中发生冒险、竞争的情况。为了减少这种不利带来的系统危害，需要尽可能使用同步电路构造，主要原因在于改变同步电路信号，只要确保信号峰值不会在时间沿口出现，也不会满足数据保持时间下，就可以避免对系统造成破坏，保证模拟电路的稳定运行。

使用VHDL语言设计计数器电路，仿真设计功能均正确，但无法保证最终结果无误，尤其是适用FPGA、CPLD这种特殊器件时，将时延加入模拟电路设计后，会与电路的真实工作状态十分接近。Multisim14能够综合迅速设计与生成最优化网络表，可以提供给用户所需结果，也为了方便日后应用，可以封装仿真、逻辑功能均正确的电路模型，完成定义、封装、定制获得Multisim14元件库内的虚拟器件，在后续模拟电路设计时可以整套搬用。

根据上述对比两种设计方式，本次仿真实验均在设计中采用标准通用器件，仿真结果发现Multisim14设计的模拟电路能够基本满足此要求。但是在Multisim14的元件库内并不代表可以全部包含，对于使用的部分特殊功能原件，依然需要单独创建封装。对于复杂的数字化电路建模与可编程电路，均可以利用Multisim14达到理想设计效果。但是需要解决综合网络表形成可编程逻辑器件的文件下载，需要采用第三方软件来实现。

4 结语

综上所述，本文利用Multisim14完成模拟电路设计的仿真分析，结合数字电路模拟设计实例，发现Multisim14应用于模拟电路设计优势明显，并在对比VHDL语言设计方法下，Multisim14基本可以对设计电路的环境达到真实模拟，充分体现了Multisim14的设计便利性，也提高了模拟电路的设计速度，还能够在Multisim14中方便修改灵活设计，为后续模拟电路设计相关研究提供重要参考价值。