300 mA 快速瞬态响应的无电容型LDO 设计

马姗姗,唐 威,刘 伟

(西安邮电大学电子工程学院,陕西 西安 710121)

低压差线性稳压器(Low Dropout Regulator,LDO)是电源管理电路中很常见的电路。传统的LDO结构包括误差放大器、功率管、反馈网络和输出电容[1]。LDO 采用外接微法级大电容用于快速瞬态响应和频率补偿,实现整体电路的稳定性[2-4]。

与传统的LDO 相比,无片外电容LDO 节省了PCB 面积和组件的成本[5-6]。由于缺少片外电容,环路稳定性和瞬态响应被认为是两个最重要的指标[6-8]。文献[2]提出快速瞬态响应高摆率的误差放大器,利用高摆幅输入缓冲器和局部共模反馈提升误差放大器的性能,其过冲电压的恢复时间最长达到7 μs。文献[3]提出了全片上集成快速瞬态响应的线性稳压器,减小了因负载变化引起的输出电压的上冲和下冲电压,采用辅助自适应分布方法对输出瞬态电流进行调节,但是最大负载电流只有10 mA。

随着便携式电子的发展,芯片的功能越来越多样化,电路的分支不断地增加,为了提供足够的负载电流保证电路的正常工作,本文设计的无片外电容LDO最大负载电流可达300 mA,设计双环路结构,提高环路增益的同时达到快速响应输出电压变化的目的。

1 有电容型LDO 结构

有片外电容的LDO 结构如图1 所示。EA 为运算放大器,VIN为电源电压,VOUT为输出电压,VREF为基准电压,VFB为反馈电压,MP为功率管,Ro1为运算放大器的输出阻抗,CP为功率管栅极电容,RF1、RF2为反馈电阻网络,COUT为外接电容,RESR为外接电容的等效串联电阻,RL为负载电阻。

图1 有电容型LDO 结构Fig.1 The structure of LDO with off-chip capacitance

有电容LDO 通过外接电容及RESR补偿功率管栅极极点,实现环路的稳定性,通过对外接电容充放电实现较好的瞬态响应性能。但外接电容不仅导致面积增大[9],同时还会增加成本。

2 无电容型LDO 设计

对于无片外电容LDO,没有了外接的负载电容,会在负载跳变时产生大的过冲电压,影响LDO 内部环路稳定,因此无片外电容LDO 通常将低频主极点设定在稳压器内部[10-11],但需要增加额外的电路提高瞬态响应性能[3]。

2.1 主环路系统架构

主环路的系统架构如图2 所示,电路中有两个环路,主环路是输出利用电阻分压反馈到运放的正向输入端,高增益的运放保证了输出电压的精度;瞬态响应环路将输出作为共栅级的输入,通过调节功率管的栅极提高瞬态响应性能。

图2 主环路系统架构Fig.2 The system architecture of the main loop

2.2 主环路电路设计

本文设计的环路如图3 所示,EA1表示折叠式共源共栅放大器,M1、M2分别为第2 级、第3 级放大器,I1、I2为电流源,CL为输出寄生电容。EA1输出接大电容C1,与EA1的输出阻抗共同作用产生低频极点,并将此作为主极点。

图3 主环路电路结构Fig.3 The circuit structure of the main loop

(1)频率稳定性

电路中由EA1、M1、M2、Mp构成主环路,输出端经反馈电阻网络分压反馈到EA1的负向端,EA1的正向端为基准电压。该环路中的极点包括EA1输出端极点P1、功率管栅端极点P2和输出端极点P3。

主环路的开环传输函数为:

式中:roEA1为EA1的输出阻抗。

式中:roI2为电流源I2的阻抗;CG_P为MP的栅极寄生电容。

式中:Roeq=(RF1+RF2)‖RL;CD_P为MP的漏极寄生电容。在重载时输出极点可以表示为:

此时的负载电阻很小,使输出极点处于高频。

在设计中,EA1采用折叠式共源共栅结构得到较高的输出阻抗,且输出接一个较大的对地电容,使得EA1的输出极点处于较低的频率,即EA1的输出极点P1作为主极点,且只有P1在单位带宽内,此时可得到单位增益带宽:

式中:A为主环路的开环增益。因为主极点的输出阻抗和电容都较大,使P1处于较低的频率,导致带宽较窄。并且主环路在空载时输出极点会向低频移动,导致频率稳定性变差。但因为环路的带宽较窄,可以通过选择合适的参数将功率管栅极极点P2和输出极点P3推至单位带宽外,实现环路的稳定性。

(2)瞬态响应

瞬态响应的性能可以通过过冲电压和响应时间来衡量[12],表达式分别如式(7)和式(8)[6,13]:

式中:ΔVOUT为过冲电压;ΔIOUT为负载电流的变化量;t为响应时间;BW 为环路带宽;ISR为功率管栅极的驱动电流。由式(7)和式(8)可得出,增大带宽和ISR可以减小响应时间,进而减小过冲电压。对于无片外电容的LDO,由于没有大电容存储电荷,所以比含片外电容LDO 负载瞬态响应特性差[14]。

在图3 中,LDO 通过主环路得到较高的增益,提高了输出精度,但是带宽较窄,瞬态响应较差。因此设计将输出作为第二级放大器的源极输入,当负载突变时能快速响应输出电压,并通过环路控制减小输出电压的上冲和下冲。当负载从轻载跳变到重载时,VOUT产生下冲,因为M1的源极连接VOUT,影响M1的漏端电压下降,M2的漏端电压也下降,即功率管MP的栅压下降,通过功率管将VOUT电压拉高稳定。同理,当负载从轻载跳变到重载时,通过同样的过程将VOUT拉低。同时又增加一路放电通路抑制VOUT上冲,以更好地实现瞬态响应。即当负载从重载跳变到轻载时,VOUT产生上冲,M1的源端电压升高,引起M3的栅压升高,M3的漏压下降,最终将VOUT电压拉低稳定。

3 结果与讨论

3.1 仿真结果

利用Cadence 仿真工具,仿真验证了不同负载下环路稳定性和负载瞬态响应。

图4 为环路稳定性的仿真结果,分别为负载0,100 和300 mA 的增益曲线及相位曲线,外接100 nF 电容。其带宽约为1.77 kHz,相位裕度约为88.7°。

图4 不同负载下环路稳定性仿真Fig.4 Simulation of loop stability under different loads

图5 为快速瞬态响应环路的稳定性仿真,分别为负载0,100 和300 mA 的增益曲线及相位曲线。其带宽最小约为1.2 MHz,可满足快速的响应时间。

图5 快速瞬态响应环路稳定性仿真Fig.5 Stability simulation of fast transient response loop

图6 为在TT、FF、SS 工艺角下的负载瞬态响应仿真结果。无外接电容,负载在1 μs 内从0 mA 到300 mA 之间的跳变,其中TT 工艺角下的下冲与上冲电压分别为68 mV 和74 mV,下冲与上冲恢复时间分别为1 μs 和1.2 μs。同时输出响应曲线无振铃现象,表明环路具有较高的相位裕度。

图6 不同工艺角下负载瞬态响应Fig.6 Load transient response under different PVT

表1 为本文与其他文献LDO 的性能参数对比。

表1 与其他文献LDO 的性能对比Tab.1 Performance of the LDO comparison with other literatures

由表1 可知,本文的最大负载电流可达到300 mA,上冲和下冲电压都较优,且过冲电压最快在1 μs时间内恢复稳定,具有较好的瞬态响应。

3.2 电路版图

电路基于5 V 0.35 μm CMOS 工艺设计,图7 为电路版图,其尺寸为608 μm×575 μm。

图7 电路版图Fig.7 Layout of the proposed circuit

3.3 测试结果

图8 为负载瞬态响应的测试结果。无外接电容的情况下,负载1 μs 内在0～300 mA 之间跳变,下冲电压约为67 mV,上冲电压约为72.5 mV。

图8 负载瞬态响应测试结果Fig.8 The test results of load transient response

4 结论

本文设计了一款最大负载为300 mA 的无电容型LDO。采用双环路结构使主环路得到了较高的增益和较好的相位裕度。设计了快速响应环路,当负载突变时能够快速稳定输出电压,从而改善了LDO 的瞬态特性。通过仿真及测试验证:环路增益约为74.6 dB,相位裕度约为88.7°,负载跳变时输出、过冲电压小于75 mV。