5G NR小区搜索算法的研究及FPGA实现

袁行猛 徐兰天 卢高健 李运

摘 要：随着移动通信的高速发展，5G NR通信已经进入我们的日常生活，5G系统对信息传输制订了全新标准，基于5G NR的小区搜索相对于长期演进（LTE）而言，对同步信号进行了重新定义。文章详细分析了5G NR系统的主辅同步信号（PSS&SSS），对其新增内容进行了研究，提出了适用于5G NR系统的小区搜索算法，使用MATLAB软件对该算法的性能进行了仿真分析，最后在FPGA上实现开发应用。

关键词：5G NR；FPGA；小区搜索；PSS；SSS

0 引言

随着全球移动通信技术向着网络化和宽带化趋势发展，人们的社会生活方式、工作模式等方面发生了极大的改变。随着人类对更高性能移动通信网的追求，移动通信系统也不断更新换代。5G通信技术应运而生，作为测试技术的先行者，测试仪表5G NR功能的开发也提上了日程。同步技术的研究是5G物理层中一个十分重要的课题。本文的研究工作主要集中于5G系统下行链路的初始同步过程。其中，下行链路重点对主同步信号（primary synchronization signal，PSS）以及辅同步信号（secondary synchronization signal，SSS）的检测方案展开研究并以FPGA实现。本研究致力于5G NR小区搜索算法技术研究与实现，其意义在于：在市场上，目前5G测试仪器受到业界的关注，本课题研究的5G NR小区搜索与实现适应测试仪器市场需求，对通信测试仪器的发展提供有力支持；随着移动产业化的不断深入发展，测试仪器作为产业链的重要组成部分越来越受到业界的关注，本课题有助于促进测试仪器的发展及推广。

1 小区搜索过程

5G NR小区搜索是指利用同步信号获得其所在小区的ID号以及取得与基站的时频同步的过程。本章首先描述了5G NR小区搜索流程，然后为使系统的整体性能达到最优，对各部分采用的不同算法进行分析和讨论。小区搜索流程如图1所示。

如图1所示，接收到的射频信号同步流程通常被分为4个部分：粗时间同步、CP类型检测、频偏估计与补偿和SSS检测。射频整机通过射频端口接收到5G NR信号，然后传到同步模块。粗时间同步的目的是为了找到PSS信号的位置以此判定半帧同步，同时还能确定扇区号。CP检测可以确定CP所属类型。在频率同步部分，先进行小数倍频偏的估计与补偿，以保证载波之间的正交性，同时取得定时精同步，经过OFDM解调到频域后进行整数倍频偏估计与补偿。SSS检测的目的是获得10 ms的帧定时同步，同时确定小区ID组号。

2 5G NR小区搜索算法与仿真实现

2.1 粗同步算法

PSS检测算法都是基于序列相关运算的，原理如图2所示。滑动窗口保存了本地存储的同步序列，在收到数据之后，从数据起始位置向后移动，每移动1个采样点计算1次相关系数，当得到1个相关峰值时，则認为这时滑动窗口和待检测的同步序列对齐。由于PSS有3种，所以本地需存储3种PSS，且在每次滑动窗口移动时计算3组相关系数，相关峰值最大的序列则为基站发送的序列，同时确定其值。

2.3 仿真结果分析

仿真软件选用的是MATLAB R2015a，根据前章节的算法理论分析编写仿真代码，编写的软件函数架构以及主函数如图4所示。

MATLAB仿真得到的粗同步与精同步结果如图6和图7所示。

3 5G NR小区搜索算法的FPGA实现

本研究将对PSS算法和SSS时延优化算法进行实现，并通过硬件平台的综合结果对算法进行验证。在通过FPGA实现算法的同时，也会利用一些FPGA技巧降低实现的复杂度，节约开发成本。本章将给出每个模块的设计方案，整体流程和最终的硬件综合结果。

3.1 FPGA开发板的性能参数

在进行FPGA开发之前，首先要了解FPGA开发板的性能和开发工具的使用，本节主要介绍本文采用的开发板性能参数和开发工具的能力，FPGA开发板的参数由表1给出，硬件设计结构如图8所示。

开发工具采用Xilinx的Vivado，该工具内部集成了FFT、IFFT、FIFO、RAM、乘法器等常用IP核，可以极大降低开发难度。

3.2 顶层模块设计

图9给出了核心模块、相关运算模块的结构，实现中需要FPGA进行多次遍历与计算，模块采用纯并行设计，每个时钟写入1个采样点，每个采样点单独进行计算，求和处采用流水线方式进行多个复数的求和计算，整体流程时延集中在求和与计算模值，本设计中利用乘法器直接进行序列相乘得到相应结果。

整体开发的程序模块如图9所示。

top：設计的顶层文件；

rx_jesd204_01_interface_u1：射频信号采集模块，直接采集射频信号转换成245.76 MHz的时钟速率；

NR5G_cell_sync_u：5G NR小区搜索顶层模块；

小区搜索模块是具体的实现模块，粗同步、精同步以及各个相关运算等，如图10所示。

3.3 同步模块设计

主同步信号的FPGA开发的过程：

该算法的原理在第三章已进行介绍，并且通过仿真平台进行了性能评估，图11给出了PSS检测模块的功能模块结构，图12给出了核心模块，该模块存储了量化后的本地序列。量化后的序列取值均为2的次幂形式，在模块的编写过程中，需要根据每一项本地序列的量化结果进行寄存器的移位，所以实现的代码量巨大。该模块采用纯并行设计，每个时钟写入1个采样点，每个采样点单独进行计算，求和处采用流水线方式进行多个复数的求和计算，整体流程时延集中在求和与计算模值。

图12中的输出部分有一个简化取模算法。取模运算涉及平方和开根号运算，在FPGA中实现困难，需要借助cordic算法实现，这会引入较大时延和硬件开销。由于PSS检测部分只关心相关系数的大小，对相关系数较小的误差并不敏感，因此可以利用取模的近似算法来计算。

辅同步信号的FPGA开发的过程：

SSS检测采用了分组并行检测算法，该模块的FPGA结构如图13所示。将本地SSS序列分组后进行存储，EN端口电平拉高后开始进行遍历，计数器存储当前遍历次数，每次遍历同时计算三组序列相关系数，得到最大值A和对应的NID1，MAX存储了相关系数最大时对应的NID1，遍历过程中不断更新。在计数器计数到112时，表示遍历完成，输出结果。该模块优化的目的是降低本地SSS的生成时延和计算时产生的处理时延，SSS生成时延是利用查表解决的，每一个SSS对应一张表，存储着频域127点的数值，在使用时无需消耗额外时钟周期进行生成。计算的处理时延通过分组遍历进行优化，分组越多性能越接近并行计算，但消耗的硬件资源也就越多。

3.4 实验结果分析

通过连接整机射频后实际采样，经过设计的FPGA模块得到的是上板后的真实结果：小区ID 126和499的信号。

上板测试的结果正确，功能正常，能正确解出小区ID，正确给出10 ms帧头，从而能确保传输给物理层准确信号，大大提高了解析速度。

4 结束语

本文介绍了5G NR新一代通信的帧格式，并对5G NR小区搜索算法进行了研究与仿真，并对PSS与SSS同步搜索的算法进行了FPGA实现，经过仿真验证和硬件实现验证了正确性，确定了本研究的可行性。

参考文献：

[1] 3GPP TS 38.201：NR；Physical Layer–General Description[S].

[2] 3GPP TS 38.215： NR； Physical layer measurements[S].

[3] 张越良.5G新空口下行同步和广播信道的仿真与FPGA实现[D].北京：北京邮电大学，2019.

[4] 郭秋阳.5G下行信号的同步与检测技术研究[D].成都：成都电子科技大学，2019.

[5] 3GPP TS 38.214： NR； Physical layer procedures for data[S].