基于FPGA的并行可配置Keystone实时处理架构设计*

孙 健，凌 元，韩文俊

（南京电子技术研究所 南京 210000）

引 言

高速小目标的检测和成像在雷达技术领域一直备受关注。由于这类目标具备雷达散射截面积小、运动速度快等特点，脉冲多普勒雷达往往需要增加目标驻留时间来达到提升目标检测和成像性能的目的。然而，目标驻留时间的增加会导致高速小目标出现跨距离单元走动现象，严重影响雷达相参积累的性能。Keystone变换是消除运动目标距离走动的一种有效方法[1-13]。其中，文献[1-10]介绍了基于Keystone变换的高速运动目标相参积累方法，解决了高速运动目标脉间存在的跨距离单元走动问题，实现了目标回波长时间积累，有效提升了目标的检测性能；文献[11-13]介绍了基于Keystone变换的目标ISAR成像技术，实现目标的长时间积累，有效提升了ISAR成像效果。

假定距离维频率的采样点为N，脉冲数为M，直接进行Keystone变换的计算复杂度高达O(N×M2)，因此，在工程上完成实时处理极为困难。文献[14]和文献[15]对Keystone工程实现中常用的DFT+IFFT算法、Chirp-Z（CZT）变换法、sinc函数内插法和Lagrange内插法进行计算复杂度评估，其中，Chirp-Z变换计算复杂最低，为工程实现首选方案。文献[15]采用多核DSP来实现Keystone变换，实时性差。本文采用了Chirp-Z变换方案来实现Keystone变换，并设计了并行度可配置的FPGA处理架构，支持增加运算并行度来提升Keystone变换的处理性能，实现了运算资源和处理性能的互换，可以完成Keystone的实时处理。

1 雷达目标回波模型与Keystone变换

以点目标为例，假设有多个不同距离、不同速度的点目标时，其雷达接收机下变频得到的基带回波信号可以表示为

式中，P(f)为的傅里叶变换。假设各点目标在tm时刻近似以恒速飞行，即为各点目标的径向速度，代入式（2）中，可得：

此时，进行Keystone变换后的不同f对应的多普勒频率相同，便可以实现回波的相参积累。假定距离维频率的采样点为N，脉冲数为M，文献[15]给出Keystone变换在工程实现中几种方法计算复杂度的比较，如表1所示。

可见，当N和M较大时，CZT变换方法运算量最小。

表1 文献[15]给出的几种Keystone变换工程化方案计算复杂度比较Table 1 The calculation complexity comparison of several Keystone transform implementation methods in 15th reference

2 基于Chirp-Z变换的Keystone实现

Chirp-Z变换算法的思想就是在单位圆上取不相等间隔的信号Z变换，设x(n)为已知的时间信号，其Z变换的结果可以表示为

式中，z=Aejw。令zr=AW-r，则x(n)信号的CZT变换的结果为

从式（7）可知，CZT变换可以通过FFT快速计算实现圆周卷积而实现，其实现架构如图1所示。

图1 圆周卷积的CZT变换系统架构Fig.1 The CZT implementation architecture based on circular convolution

图1中各系数为

假设运动目标的多普勒模糊倍数为Nam，对公式（3）中的f在[-π,π)内等间隔的M点，那么取：

就利用CZT变换得到公式（4）的Keystone变换结果。

3 基于FPGA的并行可配置处理架构

基于CZT的并行可配置Keystone处理架构如图2所示。

该架构主要由Keystone控制模块、CZT变换运算两部分组成。其中，Keystone控制模块主要接收用户的配置信息，并根据配置参数依次计算每个f下的A、W值，并配置CZT变换运算模块；CZT变换运算模块由K路并行的CZT变换运算核组成，运算核个数由静态参数设置，参与的运算核数越多，Keystone变换处理的吞吐率越大。该架构可以有效利用资源换取处理性能，灵活实现资源与处理性能的互换。

图2 基于CZT的并行可配置FPGA处理架构Fig.2 The parallel configurable FPGA processing architecture based on CZT

3.1 Keystone控制模块处理架构

Keystone控制模块主要接收用户的配置信息，依次计算A、W值，并配置CZT变换运算模块，其处理架构如图3所示。

该模块主要由Keystone控制状态机、AW计算核、AW值缓存和CZT变换模块配置四个部分组成。Keystone控制状态机用来接收用户的配置信息，驱动AW计算核进行AW值运算；AW计算核依次计算每个频点的AW值，并输出到AW值缓存模块；AW值缓存模块缓存AW值并发送至CZT变换配置模块；CZT变换配置模块用来实现对CZT变换模块中K个CZT运算核的配置功能。

图3 Keystone控制模块处理架构Fig.3 The processing architecture of Keystone control module

3.2 CZT变换运算核流水处理架构

CZT变换运算模块由K路并行的CZT变换运算核组成，每个CZT变换运算核完全一致，支持静态参数设置，实现处理资源和处理性能的互换。CZT变换运算核流水处理架构[16]如图4所示。

图4 CZT变换运算核流水处理架构Fig.4 The pipelined processing architecture of CZT operational core

可见，CZT变换运算核主要由CZT控制模块、coef1_hn生成模块、复乘运算一、coef2生成模块、复乘运算三和卷积处理模块六部分组成。

CZT控制模块接收Keytone控制模块给出配置信号，完成对coef1_hn生成模块、卷积处理模块、coef_2生成模块的配置功能。

coef1_hn生成模块和coef_2生成模块接收CZT控制模块给出的A、W值，采用cordic算法计算得到公式（8）中三种系数值。其中，coef1_hn生成模块采用一个cordic运算核分时复用产生coef_1系数和h(n)系数。

复乘运算一模块接收系数coef_1和输入数据x(n)，进行复数相乘运算得到g(n)，并输入到卷积处理模块。

卷积处理模块接收复乘运算一模块输出的g(n)和coef1_hn生成模块输出的h(n)数据，采用快速傅里叶变换的方式实现卷积处理得到y(n)，输出到复乘运算三模块。

coef_2生成模块采用cordic算法计算得到coef_2系数，并与卷积处理模块得到的结果y(n)相乘，得到最终的CZT结果。

4 实现结果验证

4.1 Keystone处理架构实现与理论结果比对

根据文中给出的Keystone处理架构，采用vivado2015.1设计工具在型号为xc690tffg1158-2的FPGA上实现，处理采用浮点复数运算。为了验证该架构的正确性，使用MATLAB产生单目标的雷达回波数据，使用FPGA进行Keystone处理后的结果与MATLAB处理结果进行对比。设置载频fc=500MHz，信号带宽B=5MHz，采样频率fs=6MHz，线性调频信号脉宽T=40μs，脉冲重复周期性PRT=200μs，目标速度v=400m/s，当脉冲个数取1024时，单个目标有无Keystone处理匹配滤波后的结果如图5所示。

对比图5中单目标在有无Keystone处理的匹配滤波结果可以看出，经过Keystone处理后，每个脉冲的回波的跨距离走动现象得以消除，图6为单个目标有无Keystone处理后进行相参积累的结果。由图6可知，在进行Keystone处理后进行相参积累，各个脉冲的回波信息可以得到有效积累，可显著提升目标回波的检测性能。图7为Keystone处理在FPGA上实现的结果与理论结果的比较。

图5 单目标有无Keystone处理的匹配滤波结果Fig.5 The matched filtering results with and without Keystone transform for the single target

图6 单目标有无Keystone处理的相参积累结果Fig.6 The coherent integration results with and without Keystone for the single target

图7 Keystone处理的FPGA实现与理论结果比较结果Fig.7 The Keystone processing comparison of FPGA implementation results and the theoretical results

从图7可以看出，采用本文给出的Keystone处理架构处理结果与理论结果一致，最大相对误差不大于10e-8。

4.2 Keystone处理架构资源与性能总结

本文的Keystone处理架构的主频可达200MHz，需要的资源与最大可支持的脉冲数与CZT变换运算核个数相关，处理时间与要处理的频点个数（对应时域距离门）有关，表2为支持最大脉冲数2048（可向下兼容）的Keystone变换的资源消耗与处理性能情况。

表2 浮点复数Keystone变换在FPGA中实现的性能总结Table 2 The performance summary of the FPGA implementation for the floating complex Keystone transform

由表2可知，当并行度为1时，处理1024个频点需要约23.4ms，平均每个频点处理时间小于24μs。当并行度越高时，消耗的计算资源也越多，处理时间就越短，架构可以实现运算资源和处理性能的互换。

5 结束语

脉冲多普勒雷达往往通过增加高速小目标的驻留时间来达到提升目标检测和成像性能的目的，但由此导致的目标跨距离单元走动现象会严重影响雷达相参积累的性能。采用Keystone变换可以有效补偿距离单元走动，但Keystone 变换计算复杂度高，在工程上实现实时处理极为困难。本文提出了一种并行度可配置的Keystone实时处理架构，支持增加并行度来提升处理性能，实现资源与处理性能的互换。通过仿真和板上验证表明，本文的Keystone处理架构十分有效，在并行度为1的情况下，平均单频点2048脉冲的Keystone处理需小于25μs，最大相对误差小于10e-8，满足Keystone高性能处理需求。