电力电子电路PCB电场串扰及屏蔽分析

周学成 陈超鑫

摘 要：在科技的引领下，电力电子电路设计标准与要求提高较多，特别是高密度PCB设计，需要彻底解决串扰问题。基于此，本文将围绕串扰原理，探讨提高信号完整性的方法，以便为电力电子电路设计提供参考。

关键词：PCB电场;电子电路;串扰及屏蔽

引言：在当今社会，电子产品功能复杂程度越来越高，性能也在不断提高，电路板的密度较以往相比有较高攀升。信号频率变高，以及电路板尺寸变小等问题，增加了PCB 设计中电场串扰的可能性。现实表明，串扰是客观存在的，但如果其超过一定界限，后果就会比较严重，可能会诱发电路的误触发，影响系统稳定性。为了将电场串扰问题解决，需要在了解串扰产生机理的基础上，寻找恰当的方法，对负面影响合理抑制。

1串扰的产生机理

串扰是较为笼统的概念，当信号在传输线上按照既定轨迹传播时，信号之间（这里特指相邻信号）会出现干扰，干扰主要是由于电磁场的作用。受到电磁场影响，相互耦合才会发生，噪声电压信号出现。具体来说，串扰就是能量由一条线在不被认可的情况下耦合到了另一条线上，串扰模型如图1所示。现实中，人们把噪声源所在的位置节点称为干扰线，另外的传输线称为受扰线。研究发现，串扰产生的物理原因比较简单，是干扰和受扰线之间，因为耦合的相互作用，形成了耦合电感。在具体应用中，当传输线工作频率较高，同时信号升降时间非常有限时，就会增加串扰的可能性。因为在这一阶段，瞬时电压会转换，从而诱发串扰问题。事实证明，两条传输线的距离（作为核心参数）至关重要，特别是在布线空间上，线的距离越小，意味着互感与互容会变大，从而形成严重串扰。

2串扰的危害

在线间串扰耦合在电力电子电路中是比较严重的危害，研究发现，在总线系统中，需要始终保持传输线的有效特征，但实际应用中，传输延迟会发生改变，和开关方式改变存在密切联系。电场和磁场之间影响力的大小，会数据状态的变化有关，数据状态的不同，在某种程度会诱发电感和电容一系列参数的变化，在应用期间，可能增大也可能减小。由此可以看出，由于传输线参数变化不定，会随数据传输模式改变，想要实现精确的时序设计是非常困难的，而且信号完整性分析，难度也会比较高。在高密度PCB设计中，需要考虑多种PCB影响要素，实践证实，完整的接地平面在应用中是基础保障，在其辅助下，可以忽略交叉耦合影响（远信号线的）。尽管如此，当功率较大信号穿过元件时，抗串扰能力将会被弱化。在PCB设计中，如果这方面的处理不到位，就会诱发以下两种相对典型的故障。第一种，串扰引起的误触发。误触发在实际应用中出现频次较高，主要是由信号串扰造成的，是最常见的故障[1]。串扰噪声诱发的网络逻辑错误如图2所示。之所以会形成这样的逻辑错误故障是因为信号通过耦合电容，会有噪声脉冲形成，随着脉冲的增多，会增加接收端的压力，造成通信的困扰。如果脉冲强度过大，将会直接压垮系统，触发脉冲一旦形成，逻辑功能混乱可能性便会增加。

第二种常见故障是串扰引起的时序延时。在数字系统设计中，需要解决的一个棘手以及系统问题就是时序问题。研究发现，当噪声脉冲不断叠加，并且冲破助力进入到被干扰网络，就会造成网络混乱，除了出现网络逻辑错误外，势必会干扰信号，导致网络信号延时。基于上述情况，在实际PCB设计中，时序延时通常较难控制。根本原因在于干扰源网络本身灵活度高，具有不确定性，所以想要对延时（串扰引起的）有效抑制，必须采取屏蔽措施，提高系统电路稳定性。

3屏蔽的原则与方法

结合前文介绍可知，串扰在PCB设计中属于棘手又普遍的问题，其对系统的影响是多个角度的，同时也是比较负面的。为了将串扰消除，降低其可能性，最基本的方法是从串扰的原理出发，采取恰当的屏蔽方法，让干扰源网络形成的耦合从源头减小[2]。通过深度研究了解到，想要在PCB设计中，完全消除串扰是极不科学的，完全避免串扰，可能性为零。这一点前文已经证实过，串扰是客观存在的。虽然消除不可能，但可以在系统设计中将串扰弱化，使其接近于零。在现实工作中，可以从以下角度优化：（1）在合理布线的前提下，将传输线间的距离按照需求适当延长，这是最基本的措施，但往往效果理想。或者尽可能地减少，让传输线平行长度趋于理想，实现不同层间走线。实践证明，不同层间走线属于理想的屏蔽方案。（2）相邻两层的信号层至关重要，在高质量走线时，为了保证效果。必须保证走线方向科学，达到一定的垂直性。在现实工作中，尽量避免平行走线，这是最基本的保障，不容忽视。只有这样，才能减少层间的串扰，抗串扰效果才能理想，并提高走线的合理性，实现串扰最小化。（3）在确保信号时序的基础上，还要综合考虑器件的性能。转换速度低的器件往往应用价值高，属于相对理想的选择。借助器件的选择，使变化无限放缓（电场与磁场的），从而降低串扰，这种方法的效果十分理想。（4）在设计层叠时，需要综合考虑多种因素。在满足特征阻抗同时，还要将布线层的情况与参考平面的薄厚考虑进去，增加介质间的耦合度，从源头减少耦合。（5）多层设计时，为了满足线路使用要求，表层的电场耦合属于关键，需要达到一定要求，只有强于中间层，才能降低串扰可能性。需要注意的是，针对相对敏感的信号线，为了保证降扰效果，应全部分布在内层。

4端接微分电路降扰法

端接微分电路降扰法实际应用非常广泛，其设计原理比较先进。传统的方法是站在传输线的物理形态角度，去考虑减小串扰的方法，例如：将耦合长度减小等。现实中，虽然原有技术方法（减小串扰的）有一定的效果，但同样也存在短板，需要用硬件的空间作为换取的条件。在这样的前提下，一种新型抗串扰方法应运而生，该方法是以串扰产生机理为前提，通过平衡容性和感性的关系，将耦合合理控制。在具体应用中，可采用端接微分电路，借助RC微分电路完成对串扰的抑制，串扰信号模型如下图3所示。

结论：综上所述，在多方面的需求下，许多过去被忽略的高速设计问题逐渐受到重视，对系统性能发挥着关键作用。对于串扰噪声而言，在现实工作中，最关键的一环就是合理找出影响系统运行的网络，在此基础上，采取系统性屏蔽措施。而不是盲目进行抑制（针对串扰噪声的），否则将会影响布线的效果，并和布线资源相矛盾。经过研究发现，微分降扰法实施效果比较理想，不仅电路易于实现，而且成本较低，具有重要意义。

参考文献：

[1]袁义生，兰梦罗.电力电子电路PCB电场串扰及屏蔽研究[J].电子器件，2020，43（06）：1215-1221.

[2]唐燕影.PCB布線产生的串扰及其解决办法[J].计算机产品与流通，2017（08）：263.

作者简介：

周学成（1984-），男，湖南省长沙市人，大学本科学历，中级工程师，研究方向：为电力电子技术、电力系统及自动化。