基于AD9154和FPGA的高速复杂雷达信号波形的设计

黄云青 张佳琦 白森

摘 要：在现代复杂雷达系统中，需要获得大带宽以及复杂的信号波形，因此对AD/DA器件的采样率要求非常高。基于JESD204B传输协议的高速AD/DA器件相较于传统LVDS协议的器件具有高采样率及高传输速率等优势，可用于复杂雷达信号波形的产生。本文以Xilinx公司的ZC706开发板搭载的Zynq7000 FPGA为主控芯片，利用其高速串行接口与AD9154进行数据传输，控制AD9154产生中心载频1.8 GHz，跳频频点64个，合成带宽512 MHz的脉间随机跳频雷达模拟信号及相应的本振信号，用于算法仿真实验。

关键词：JESD204B协议;高速串行接口;复杂波形;AD9154;FPGA

中图分类号：TJ765文献标识码：A文章编号：1673-5048（2020）01-0076-05

0 引言

当前，雷达型空空导弹导引头面临如何有效抗干扰，尤其是抗拖曳式诱饵干扰的技术难题[1-2]。脉间频率随机捷变波形，也称为随机跳频波形，该波形具有大合成带宽以及高复杂度的特点，具有低截获特性[3]。文献[2]中指出脉间随机跳频波形是目前行业公认的可有效对抗拖曳式干扰的雷达波形之一。

为在实验室进行对脉间随机跳频波形的抗干扰验证实验，需要通过高性能的DAC产生复杂波形。文献[4-5]验证了利用FPGA和高速AD产生的高速复杂波形功能和指标上的可行性。因此，本文利用Xilinx Zynq7000系列的FPGA实现对AD9154的控制，通过将FPGA内部RAM存储基带数据信息通过JESD204B高速接口传输给AD9154，经AD9154 内部NCO载频调制，灵活产生了脉间随机调频波形。同时为进一步提高对波形参数控制的灵活性，通过USB转串口协议芯片，利用上位机向FPGA发送脉间跳频的载频信息，实现了对脉间随机跳频频率参数的在线实时控制。解决了传统DA及DDS器件无法产生该高复杂度波形的难题。

1 JESD204B协议简介

JESD204B接口是一个单向高速串行接口，定义了AD/DA器件与FPGA之间的高速串行数据传输协议[6]。该协议结构分为：传输层、数据链路层、物理层[7]。通过将发送端的并行数据进行帧格式转换，加扰及并串转换发送给接收端，接收端再进行逆向操作恢复出原有数据。最大支持串行速率可达12.5 Gb/s[8-9]。

2 系统架构设计

本文采用ZC706+AD9154开发板搭配产生复杂雷达波形。ZC706开发板搭载了Xilinx的

Zynq7000系列FPGA，具有高性能、低功耗的优点，可满足各种类型的信号处理需求[10]。AD9154

开发板上搭载了数模转换芯片AD9154以及时钟管理芯片AD9516-1。ZC706与AD9154开发板通过FMC接口相插接。系统架构如图1所示。

AD9154为4通道，分辨率16位，最高采样率2.4 GHz，支持JESD204B接口协议，可选1×，2×，4×，8×插值滤波器，内部有两个可独立控制的NCO，最高通信速率可达8×10.96 Gb/s，可满足高速复杂雷达信号的产生[11]。本系统中，AD9154输出4路信号，分别为脉间随机跳频的I，Q两路发射信号，以及脉间跳频的I，Q两路本振点频信号。

AD9516为系统时钟管理芯片，可输出3对最大1.6 GHz的LVPECL时钟和2对最大800 MHz的LVDS时钟。系统中，使用Agilent标准信号源作为输入参考时钟，AD9516共输出4路时钟，其中两路为204b_refclk，分别给FPGA和AD9154，作为JESD204B GTX收发器的参考时钟;另两路为sysref_clk，分别给FPGA和AD9154，作为JESD204B的SYSREF同步时钟。

为实现对波形参数的在线实时控制，上位机PC通过USB转串口驱动芯片与FPGA通信，用于实现对脉间随机调频频点的在线加载设置。

3 系统软件设计

3.1 系统参数设计

系统需要产生的两路正交的雷达复杂波形为脉间随机跳频波形和脉内线性调频波形。每个脉冲（PRF）的发射信号的载频相对随机进行跳变，载频的中心频点设置为1.8 GHz，跳频频点为64个，跳频间隔8 MHz，总合成带宽为512 MHz;脉冲内部为线性跳频基带信号，带宽为8 MHz，时宽2 μs。相应的两路正交本振信号为单频正弦信号，其在每个脉冲的载频与发射信号载频固定相差60 MHz，跳变规律一致。同时，为便于后续信号相参处理，需保证发射和本振信号的相位在每个脉冲起始段保持固定相位关系[12]。

系统设计AD9154采样率为2.4 GHz，通過内部时钟倍频器将AD9516输出的204b_refclk（75MHz）倍频后得到。AD9154使用内部8倍插值滤波器对FPGA所发送的基带数据进行插值，使用内部NCO对基带波形进行上变频。将AD9154配置为模式0，对应的JESD204B参数为：使用4个转换器DAC（M=4）和8个通道LANE（L=8），每帧字节数为1（F=1），每个转换器在每个帧内的样本数为1（F=1）。DAC0用于转换来自于SERDOUT0和SERDOUT1的发射信号I路的数据;DAC1用于转换来自于SERDOUT2和SERDOUT3的发射信号Q路的数据;DAC2用于转换来自于SERDOUT4和SERDOUT5的本振信号I路的数据;DAC3用于转换来自于SERDOUT6和SERDOUT7的本振信号Q路的数据。每一个通道的数据率为[13]

3.2 FPGA软件设计

本文中使用Vivado2016.2开发环境进行Zynq7000 FPGA的开发工作。系统中FPGA的软件总体工作原理如图2所示。

各主要模块功能如下：

（1）JESD204B IP核模块。依照上述参数对JESD204B IP核的参数配置，以实现JESD204B数据通信。

（2）串口接收模块。用于接收来自上位机的指令，包含跳频频点信息和发射波形初相信息，用于在线实时调整波形参数。

（3）SPI配置管理模块。上电后通过SPI总线对AD9516进行配置，使之输出4路所需要的时钟。之后通过SPI总线对AD9154配置，与FPGA之间建立JESD204B链路。此外，该模块还可接收串口接收模块传来的跳频控制信息，并通过SPI总线控制AD9154的NCO进行周期性跳频。

（4）信号基带数据产生模块。存储4路波形的基带数据，建立与AD9154之间JESD204B通信链路后，该模块将4路基带波形的并行数据按照JESD204B数据帧格式要求发送给JESD204B IP核模块。

（5）重频脉冲产生模块。用于产生雷达信号处理所需的PRF（重频脉冲）信号，SPI配置模块依据PRF的周期调整NCO的频率。

3.3 波形相位控制

对于脉间跳频信号，每个脉冲的初相一致性极其重要，因此，发射波形和本振波形需要在每个PRF起始段保持固定相位关系。由于AD9154输出的波形是由FPGA存储的基带数据经JESD204B接口发送给AD9154后经AD9154 的NCO调制后得到，因此，只需分别将发射和本振信号的基带数据相位和NCO载频的相位保持一致即可。

基带数据是由Matlab产生并固化到FPGA的RAM中，FPGA根据PRF周期性地读取RAM，再通过JESD204B接口发送给AD9154得到，因此通过对存储四路波形信号基带数据的RAM的读时序控制即可保证每个PRF起始时相位一致。

AD9154的NCO具备周期性相位清零功能。当通过SPI配置启用该功能时，用户可在基带数据中加入一个指定的特殊的数据作为清除指令。当AD9154接收基带数据时收到该指令时，清除NCO的相位。如图3所示，在两帧PRF脉冲期间的时间，通过SPI总线依次配置发射和本振路的NCO频率值，然后在下一帧PRF起始位置前通过FPGA在发送基带数据时插入一个清除指令，即可在

NCO频率更新后完成两路NCO相位的清零。保证了每帧PRF内发射和本振信号的相位差固定。

4 实验过程及结果

按照图1所示的系统架构搭建测试平台，AD9154开发板通过FMC接口连接到FPGA开发板ZC706上，时钟由标准仪器信号源提供。将AD9154的4路发射通道的两个Q路信号接到示波器上用于观测输出波形。发射基带信号为两组正交的两路I和Q信号，通过JESD204B接口发送给AD9154，經AD9154插值、NCO上变频后调制到射频上。NCO在脉间的跳频值可由上位机通过串口发送给FPGA，实物如图4所示。

由于实验所需波形频段位于AD9154输出的第二奈奎斯特区，实验产生了1.8 GHz附近的单频信号以观察输出的信号质量，如图5～6所示。

由图可知，AD9154在1.8 GHz频段附近输出信号功率大小约为-25 dBm，信噪比约为65 dB。满足信号处理的算法要求。实验设计脉间调频方式为顺序步进跳频，中心频点为1.8 GHz，跳频频点64个。示波器采集PRF信号、发射信号波形和本振信号波形如图7所示，每个PRF处发射、本振信号载频步进8 MHz。

为验证每个PRF产生信号的初相一致性，利用NI信号采集设备5761板卡对发射信号与本振信号经过混频器混频后混频信号以及PRF脉冲进行采集及数据分析，如图8～9所示。

图9所测得的初相为64个脉冲内的信号相对于第一个脉冲的初相误差，其范围在±0.05 rad内。考虑到系统测量误差，可认为产生信号的脉冲间初相满足一致性要求。

5 结论

本文利用基于JESD204B接口的DA器件AD9154和FPGA搭配完成实现了3 Gb/s的高速数据传输以及高复杂度脉内线性调频脉间随机跳频雷达信号波形的产生，并验证了信号的性能。相较于传统DDS，本系统具有极强的灵活性，可根据系统需求实时调节信号波形参数，大大缩小了雷达信号系统的波形产生及验证的难度，具有良好的应用和推广前景。

参考文献：

[1]Zhang Chaozhu，Wang Yu. Frequency Hopping Radar Signals Blind Separation Using Tensor Analysis in Time Domain[C]∥ IEEE/ACES International Conference on Wireless Information Technology & Systems，Honolulu，2016.

[2]Zhang Y M，Amin M G. MIMO Radar Exploiting Narrowband Frequency-Hopping Waveforms[C]∥16th European Signal Processing Conference，Lausanne，2018.

[3]黄琼丹，李勇，卢光跃. 脉间Costas跳频脉内多载波混沌相位编码雷达信号设计与分析[J]. 电子与信息学报，2015，37（6）：1483-1489.

Huang Qiongdan，Li Yong，Lu Guangyue. Design and Analysis of Inter-Pulse Costas Frequency Hopping and Intra-Pulse Multi-Carrier Chaotic Phase Coded Radar Signal[J]. Journal of Electronics & Information Technology，2015，37（6）：1483-1489. （in Chinese）

[4]李飞飞. 基于JESD204B 协议的高速雷达波形产生电路设计[J]. 电子质量，2018（2）：57-59.

Li Feifei. Design of High Speed Radar Waveform Generation Circuit Based on JESD204B Protocol[J]. Electronics Quality，2018（2）：57-59. （in Chinese）

[5]向石涛. 基于JESD204B模数数模转换器的雷达数字收发板设计[J]. 电子技术，2018，47（5）：62-64.

Xiang Shitao. The Design of Radar Digital Transceiver Board Based on ADC and DAC with JESD204B Interface[J]. Electronic Technology，2018，47（5）：62-64. （in Chinese）

[6]朱超，屈晓旭，娄景艺.基于JESD204B协议的高速串行接口研究[J].通信技术，2017，50（11）：2391-2399.

Zhu Chao，Qu Xiaoxu，Lou Jingyi. High-Speed Serial Interface Based on JESD204B Protocol[J]. Communications Technology，2017，50（11）：2391-2399. （in Chinese）

[7]Saheb H，Haider S. Scalable High Speed Serial Interface for Data Converters：Using the JESD204B Industry Standard[C]∥ 9th International Design & Test Symposium，Algiers，2014.

[8]Giordano R，Izzo V，Perrella S，et al. A JESD204B-Compliant Architecture for Remote and Deterministic-Latency Operation[J]. IEEE Transactions on Nuclear Science，2017，64（6）：1225-1231.

[9]You Shihao，Li Fule，Zhang Chun，et al. High Speed Serial Interface Transmitter Controller Based on JESD204B for 1GSPS ADCs[C]∥ IEEE International Conference on Electron Devices & Solid-State Circuits，Singapore，2015.

[10]齊红涛，苏涛.基于FPGA的高速AD采样设计[J].航空兵器，2010（1）：35-39.

Qi Hongtao，Su Tao. Design of High AD Sampling Based on FPGA[J]. Aero Weaponry，2010（1）：35-39. （in Chinese）

[11]Wu Zhaoming，Zhang Chun，Li Fule，et al. High Speed Serial Interface Transceiver Controller Based on JESD204B[C]∥ 14th International New Circuits & Systems Conference，Vancouver，2016.

[12]Sharma G V K，Pathipati S，Rajeswari K R. MIMO Radar Ambiguity Analysis of Frequency Hopping Pulse Waveforms[C]∥ IEEE Radar Conference，Cincinnati，2014.

[13]Zhou Qunqun，Wang Wei，Yao Yafeng，et al. A Qaud_Byte Implementation of 8B10B Decoder in JESD204B Protocol[C]∥ 2nd Asia-Pacific Conference on Intelligent Robot Systems，Wuhan，2017.