四代雷达信号处理系统研究

张学森，叶 彦

(1.中国电子科技集团公司第三十八研究所，安徽 合肥 230088； 2.孔径阵列与空间探测安徽省重点实验室，安徽 合肥 230088)

0 引 言

作战任务的变化和技术水平的进步推动着雷达水平向第四代迈进，第四代雷达面临更加恶劣的战场环境和更加复杂的目标特性，其作战对象空间分布从地面几米高度一直跨越到外大气层，目标类型包含气动目标和非气动目标，目标的雷达散射截面积、速度范围、机动性能均发生重大变化[1]。为有效应对环境和目标的变化，满足多样化作战任务需求，本文介绍工程实践中的第四代雷达信号处理相关技术体制研究。

1 四代雷达及信号处理系统需要解决的问题

四代雷达面临着目标多样化、环境复杂化和任务多元化，这些要求促进了雷达体制、理论和技术的不断发展，为了应对复杂的雷达系统要求，雷达需要沿着数字化方向发展。数字化具体主要表现在：

(1) 中频、射频直接采样，改变传统的基带采样，模拟变频带来的不灵活、线性度差、损失大；

(2) 收发二维数字波束形成[2]。

四代雷达信号处理系统将主要面临以下几方面问题：

(1) 传输带宽：上万单元的阵列信号，传输的瞬时带宽每秒达到几十TBITS，三代雷达低于100 GBITS。

(2) 运算速度:每秒需要完成几千万GFLOPS量级的运算，三代雷达需要完成几万GFLOPS量级的运算。

(3) 处理模式繁杂，一部四代雷达信号处理系统往往需要具备以下所有功能：脉冲多普勒(PD)、动目标检测(MTD)、动目标显示(MTI)、逆合成孔径雷达(ISAR)、合成孔径雷达(SAR)、目标精跟踪、频率步进频宽带成像、目标特征提取、目标分类识别等，某四代雷达信号处理设计的主要功能模块见图1，而三代雷达经常仅具有上述部分功能。

(4) 精细化处理：根据目标所处的环境运用最匹配的检测算法达到最大概率的发现目标，三代雷达通常处理方式单调。这些都将给雷达数字信号处理系统带来具大的挑战和压力。

图1 某四代雷达信号处理系统主要功能模块

2 四代雷达信号处理算法

为了应对四代雷达系统面临的问题，四代雷达信号处理系统相对于三代雷达信号处理系统在算法上必须进行以下几方面提升：

(1) 解决几个域联合处理问题，三代雷达信号处理系统的时域处理、频域处理、空域处理要上升到时频分析、空时二维处理；

(2) 加强对雷达回波信号某些维度(熵、峰度、高阶谱等)统计分析能力，以增加区分目标信号与干扰信号的测度，要加强统计信号处理的工程化；

(3) 提升大时宽、大带宽信号处理能力，主要表现在宽带数字波束形成(DBF)、大时宽带宽积信号的检测处理等方面，需要解决通道内、通道间幅度、群时延的不一致性，大时宽带宽积回波信号检测还需要解决目标运动带来的回波信号失配问题[3]；

(4) 提升自适应信号处理的应用，例如自适应波束形成、盲源分离等算法的工程化，该类算法成熟但通常有较大的运算量，如何对已有的先验知识进行算法上变种，降低工程上运算量是工作的重点；

(5) 对雷达作用区域环境感知能力，这主要表现在对雷达回波在空间三维进行统计形成数据库(气象信息、干扰源的位置、地杂波信息、海杂波信息等)，为雷达系统工作模式、参数选择提供依据。

3 四代雷达信号处理硬件

国内三代雷达由于功能单一，信号处理系统通常采用流水工作，一个信号处理功能模块对应一个硬件模块，通常一个雷达信号处理系统包含时序控制、接口板、脉冲压缩、滤波、恒虚警、点迹处理等硬件模块，如图2所示。为了完成不同的功能，不同的硬件平台设计特点不一样，不同的硬件平台、不同的板卡导致每块板卡程序不一样，产品备件也非常多，给产品的维护与硬件测试带来很大的麻烦。而四代功能繁多，处理过程很多不支持流水工作，不可能为不同功能设计不同硬件模块。四代雷达信号处理系统采用基于任务式软件架构思想，这样设计时可以使处理平台尽量统一，所以一个四代雷达主要有以下几大类组成：交换板、DBF板、数字信号处理(DSP)板、计算机板卡，如图3所示。板卡在硬件设计层面支撑动态配置程序功能，同时板卡设计时把器件的联合测试形为组织(JTAG)链路规划到一个测试回路中支撑边界扫描的功能，方便硬件故障智能检测与维修[4]。

图2 三代雷达硬件平台架构

图3 四代雷达硬件平台架构

同时四代雷达信号处理硬件接口基本上摆脱了大量逻辑门电路(TTL)电缆，代替为可靠性高、不易受干扰的光纤信号、网络交互，同时由于光通信发展的完备性，相关的状态显示(BIT)设计也方便多了。

4 四代雷达信号处理软件

三代雷达信号处理系统大部分功能都集中在现场可编程门阵列(FPGA)内完成，FPGA软件的移植性、参数化程度达不到DSP水平，更达不到计算机水平，软件化程度不高，导致系统重构、二次开发周期长，三代雷达信号处理软件化水平很难完成四代雷达的功能[5]。

四代雷达将算法单一、运算密集的DBF处理放在FPGA内完成，每片FPGA内有几千个乘法单元同时并行完成DBF运算。而运算复杂、灵活性要求高的功能模块放在DSP内处理，一些实时性要求不强的运算放到计算机内完成，大大提高了系统的可编程水平。

DBF处理结果，通过任务仲裁(由CPCI计算机与数据交换板)传递到任务数据交换空闲态DSP板卡内(如图4所示)，同时将相应位置的雷达历史环境信息传递到DSP板卡内，DSP板卡将处理结果以及更新后的环境信息传递给计算机。

图4 基于任务的并行信号处理软件架构

图5 DSP处理单元与任务关系

图5中一个处理单元的任务是处理一个时隙的回波数据，通常把雷达一个波位的作用时间作为一个处理时隙，将1个DSP或者几块DSP板卡作为信号处理的一个硬件处理簇，处理信息随数据流一起传递到处理单元，如图6所示。

图6 数据流包格式

假设处理一个时隙为T的雷达回波数据，一个DSP处理簇时间为TD，满足TD

目前这种软件处理架构遇到以下2个问题：(1)在进行环境统计时(例如杂波图)，需要相邻波位以及帧间历史信息进行迭代，这样会导致大量数据交互、互耦，簇间如何传输、如何管理需要解决。(2)在有些工作模式下，对信号处理的实时性要求严格。例如闭环跟踪，如果用正常模式处理簇去处理，将不能满足要求；如果增加专用通道，将增加系统的硬件，同时也破坏系统的一致性。理论上最佳的解决方案是从软件上重构处理簇能力：将原来几个处理簇甚至更多处理簇的硬件重新虚拟成一个新处理簇，理论上新处理簇运算能力将相应增加几倍，如果软件规划合理，处理时间将相应缩短。这个过程需要软件解决：动态重构处理簇硬件资源，同时规划处理簇内部各处理单元的子任务，使处理簇内多处理单元之间协同处理，降低一个大任务的处理时间。

5 结束语

随着科学技术的不断发展，信息作战中第四代雷达面临的战场环境更加恶劣，目标特性更加复杂，作战任务也更加多样化。对雷达信号处理系统软硬件技术和载体平台进行科学合理的优化，可以更好地提升雷达的使用功能，为人民和社会创造更多价值。