TFT-LCD中像素电极耦合电容对显示画质的影响

赵重阳，苏秋杰，缪应蒙，高玉杰，王永垚，朱 宁，廖燕平，邵喜斌

(北京京东方显示技术有限公司，北京，100176)

1 引 言

随着显示技术的不断发展，薄膜晶体管液晶显示(Thin Film Transistor Liquid Crystal Display，TFT-LCD)因其具有高分辨率、色彩丰富、高对比度、高亮度、可视角度大、响应速度快、易实现大面积显示等一系列优点，迅速占据了显示行业的主导地位，在很多领域都有着广泛的应用[1-4]。近些年来虽然受到有机发光二极管(Organic Light-Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diode，QLED)和微型发光二极管(Micro-LED)等新兴显示技术的挑战，但TFT-LCD显示技术凭借其优异的产品性能、完备的材料体系、成熟的工艺制程以及明显的价格优势，在超高分辨率、大尺寸、触控集成等多个方面仍然具有绝对的领先优势[5-6]。在评估TFT-LCD面板的显示效果时，通常会关注分辨率、透过率、对比度、响应时间、色域等参数[7]，而透过率则直接关系到面板的显示效果，也是一项能够反映出面板厂商整体技术水平的关键指标。目前，常见的TFT-LCD显示模式包括TN显示(Twist Nematic)、IPS显示(In Plane Switching)、 FFS显示(Fringe Field Switching)和VA显示(Vertical Alignment)等[8]，其中IPS/FFS显示模式具有广视角、高透过率、高色彩还原性等优点[9]，拥有较大的市场占有率[10]。其中，高级超维场转换显示(Advanced super-Dimension Switch，ADS)是FFS显示模式的一种，因具有宽视角、响应速度快、对比度高和透过率高等优点成为了颇受欢迎的显示模式，被很多面板制造厂商用于产品设计中。

研究人员为继续提升ADS显示产品的像素光效和产品透过率，提出了一种扩大数据线(Data Line)和公共电极(Com Electrode)间距离、缩小数据线和像素电极(Pixel Electrode)间距离的像素设计方案。这种像素结构优化了像素边缘处的液晶光效，减小了暗场区域，能够起到提升产品透过率的效果。但是，当生产工艺发生波动产生对位偏差时，像素电极相对数据线的位置发生偏移，显示面板会产生一种奇偶行像素亮度不均的横纹不良(Mura)，影响画面的显示效果，限制了这种高透过率像素结构在产品设计中的应用。

本文通过模拟像素电极耦合电容及像素电压的变化得出了这种横纹不良产生的机理，并提出了一种改进型的像素设计方案，电容模拟及像素电压计算结果显示新型像素设计方案可在较大程度上避免横纹不良的产生，进而提高产品的显示效果。

2 机理分析

ADS显示产品的像素结构示意图如图1所示，当栅极(Gate Line)为高电平时，像素的TFT开启，数据线将电压信号加载到像素电极中；当栅极为低电平时，TFT关闭，像素电极和公共电极之间的存储电容(Cst)使得像素电极中的电压值得以保持，直至下一帧为止。为使得面板的显示均一性最佳，即达到点反转(Dot Inversion)的效果，像素排布通常采用Z反转(Z Inversion)的排列方式，相邻数据线的电压极性排布为正负交替的变换方式，同一数据线上电压信号转换为列反转(Column Inversion)。

图1 ADS显示像素结构示意图。(a)正常像素；(b)像素发生偏移。Fig.1 Structure and layout of pixel with ADS display mode. (a)Normal; (b) Ectopic.

在LCD显示产品的像素结构中，不同电极间存在着因相互叠加产生的交叠电容(C交叠)和因侧向电场耦合产生的侧向场电容(C侧向)。其中，交叠电容的大小可通过平行板电容器的计算公式来计算：C交叠=εS/4πkd，其中ε为平行板间材料(氮化硅绝缘层)的介电常数，S为平行板交叠面积，k为静电力常量，d为平行板间距离(PVX层厚度)。像素结构中交叠电容大小和电极交叠面积成正比，和电极间绝缘层厚度成反比。而侧向场电容的大小较难计算，可通过Techwiz软件模拟得到。

在ADS显示的像素结构中，数据线(Data Line)和像素电极(Pixel Electrode)之间无交叠区域，不存在交叠电容，但二者之间的距离较小(3～5 μm)，因此存在着大小为Cpd的侧向场电容。通常情况下，数据线与左右两侧像素电极间的距离相等，Cpd侧向电容也近似相等(Cpd1≈Cpd2，像素电极形状为非规则图形)。当生产工艺发生波动，像素电极相对数据线产生对位偏差时，数据线与左右两侧像素电极间的Cpd侧向电容产生差异(Cpd1≠Cpd2)。由于数据线的电压极性采用column反转方式(每一帧时间跳变一次)，因此当两帧之间的数据电压进行数据切换时，Cpd侧向电容较大的一侧数据线会对像素电极产生明显的电压拉动。而且由于像素的整体排布呈点反转形式，同一列像素相邻两行之间的电极极性相反，这将导致像素电极和公共电极之间的压差在相邻行间产生差异。

像素电极位置偏移引发横纹Mura的原理图如图2所示(以像素电极右偏为例)，正极性的像素电压相对公共电压(Vcom)在第N帧保持正偏压，当切换到第N+1帧时，其电压值随数据线D1和D2跳变ΔVp，使得像素电压与公共电压之间的差值(∣Vpixel1-Vcom∣)减小，像素变暗。相反地，负极性的像素电压相对Vcom在第N帧保持负偏压，当切换到第N+1帧时，其电压值随数据线跳变ΔVp，使∣Vpixel2-Vcom∣增大，像素变亮。此时相邻两行像素之间的电压差异大小为2ΔVp，宏观上表现为奇偶行亮暗相间的条纹不良(Mura)，此不良在L127灰阶附近较明显。经实际观测得知，当奇偶行亮度差异大于8个灰阶时，横纹Mura已达到肉眼明显可见的程度。像素电极相对Vcom电压跳变值为：ΔVp=ΔCpdΔVd/(Cpd1+Cpd2+Cst+Clc+Cgp)≈ ΔCpdΔVd/(Cst+Clc)。其中，Cpd1和Cpd2分别为数据线与两侧像素电极间的侧向场电容，ΔCpd=∣Cpd1-Cpd2∣，Cst为公共电极和像素电极之间的存储电容，Clc为液晶电容，Cgp为扫描线(Gate Line)和像素电极之间的总电容，ΔVd为正负帧之间的电压跳变值。

图2 像素电极偏移引发横纹原理图Fig.2 Schematic diagram of horizontal stripes mura caused by ectopic pixel electrode

目前的解决方法是努力控制生产工艺中SD层(数据线层)和2ITO层(像素电极层)的对位精度，但此不良的发生率仍然比较高。由于横纹不良会对显示产品的画面品质产生明显的影响，因此亟需一种行之有效的改善方案来解决。

3 改善方案

我们利用Techwiz 3D模拟软件对几款显示产品进行了电容模拟，得出了Cpd侧向场电容大小和Data Line与Pixel电极之间距离的关系：Cpd电容与数据线-像素电极之间的距离D近似成线性关系(反比例)。因此可设计通过交叠电容补偿(交叠电容大小与交叠面积呈正比)的方式来消除或减小Cpd侧向场电容的差异，进而消除横纹不良。其中一款55UHD产品的电容模拟结果如图3所示，由于像素电极形状为非规则图形，因此像素电极未发生偏移时的ΔCpd值并不为0。

图3 ΔCpd电容与数据线-像素电极之间距离的关系Fig.3 Relationship of the ΔCpd capacity and the distance between data line and pixel electrodes

我们提出了一种改进型像素设计结构，利用交叠电容补偿侧向场电容的方式来消除横纹不良。新型像素电极结构的两个对角线处分别延伸出一部分“T”字型 / “L”字型的条状电极跨接数据线，且跨过数据线的条状电极内边缘与数据线的外边缘相重合，如图4所示。图5为改进型像素电极的局部放大图及截面图(A-A)。条状电极的长度L可通过交叠电容计算公式得到：L=S/W= ΔCpd4πkd/(εW)，其中S为交叠电容面积，W为电极偏移距离(设置条状电极宽度为2 μm，因工艺上发生偏移的最大值约为1.0～1.2 μm)，ΔCpd=∣Cpd1-Cpd2∣，k为静电力常量，d为PVX(氮化硅形成的绝缘层)厚度，ε为PVX层的介电常数。

图4 改进型像素设计示意图Fig.4 Layout of the developed pixel

图5 改进型像素俯视图(a)及截面图(b)Fig.5 Top view (a) and sectional view (b) of improved pixelelectrode

当像素电极层向某一侧发生偏移时(以图5中像素电极右偏为例)，数据线与右侧像素电极之间距离增加，Cpd侧向电容减小值为1/2ΔCpd，即Cpd2’=Cpd2-1/2ΔCpd；数据线与左侧像素电极之间距离减小，Cpd侧向电容增加值为1/2ΔCpd，即Cpd1’=Cpd1+1/2ΔCpd。在设计改进型像素时，使得像素电极偏移之后数据线和右侧像素电极的左下角条状电极部分之间的Cpd交叠电容增加值为ΔCpd，此时数据线与右侧像素电极之间的总电容值为Cpd2总=Cpd2’+Cpd交叠=Cpd2-1/2ΔCpd+ΔCpd=Cpd2+1/2ΔCpd。而此时数据线与左侧像素电极之间的总电容值为Cpd1总=Cpd1’=Cpd1+1/2ΔCpd。由于Cpd1≈Cpd2(像素电极偏移之前)，因此Cpd2总=Cpd1总，即像素电极偏移之后数据线与左右两侧像素电极的总电容仍然相等，达到消除奇偶行横纹Mura的目的。其中，为保证工艺上2ITO层不发生断裂，跨接数据线部分的电极宽度W2=5 μm。

我们以某55UHD产品为例，设计了Cpd补偿部分的条状电极长度L=25 μm(根据前期像素模拟数据经公式计算得出)，宽度W1=2 μm，用Techwiz 3D软件对新的像素结构进行了电容模拟，并计算了相邻行间的灰阶差异值，结果如表1所示。

表1 相邻行间灰阶差异值Tab.1 Different gray-scale value between adjacent lines

由表1可知，当像素电极的偏移值为0.8 μm时，采用原设计的像素结构相邻行间电压差值为59.9 mV，对应电压值显示为10个灰阶(L127灰阶附近约为12 mV/灰阶，相邻行间电压差值为ΔVp)，会出现肉眼可见的横纹Mura(以相差8个灰阶为评判基准)；当偏移值为1.2 μm时，相邻行间电压差值为91.0 mV，对应电压值显示为15.2个灰阶，横纹Mura较为严重。而加入Cpd补偿设计的像素结构偏移值为0.8 μm时，相邻行间电压差值为18.3 mV，对应电压值显示为3个灰阶，无横纹Mura产生。当偏移值为1.2 μm时，相邻行间电压差值为35.8 mV，对应电压值显示为6个灰阶，仍然无横纹Mura产生。模拟数据表明，采用此Cpd补偿设计的像素结构可在较大程度上避免水平横纹Mura的发生(工艺上像素电极层发生偏移的最大值约为1.0～1.2 μm)；

在像素设计中增加Cpd补偿设计会引入Cpd交叠电容，导致数据线上的总电容有所增加，对像素的充电率产生影响。因此，我们以55UHD产品为例进行了充电率的模拟，结果显示整条数据线的Cdata电容增加了46 pF，充电率下降了～1.0%(97.2%→96.2%)。由此可知，新的像素设计结构对像素充电率整体影响较小，可应用于产品设计中(仍高于目前的充电率设计基准)。此外，改进型像素结构中的Cpd补偿设计部分均位于彩膜BM(Black Matrix)层覆盖之下，对像素本身的开口率无影响，可在不影响像素光效的同时达到避免产生横纹Mura的目的。

4 结 论

本文主要研究了TFT-LCD中像素电极与数据线之间的耦合电容(Cpd)对显示画质的影响，分析了像素电极发生偏移后产生横纹不良的机理。提出了一种改善方案，通过改变像素电极结构，增加了像素电极跨接数据线的Cpd电容补偿设计，在不降低像素开口率的前提下避免了水平横纹不良的产生。数据表明，当像素电极偏移1.2 μm时，相邻行间亮度差异为6个灰阶，无横纹Mura产生。最后，对新像素设计可能出现的风险点进行了验证，像素开口率及充电率均可满足产品设计要求。