基于FPGA的航姿测量单元设计与实现

仵松颀 李争平 陈雷 袁明芊

摘 要：航姿测量单元通过感知机体三轴角速度和加速度信息，融合磁传感器输出的磁航向、磁通量信息及备份飞行显示器输出的空速信息解算得出飞机航向、姿态信息，采用FPGA作为航姿测量单元的主控制器以实现复杂的通信和控制。试验结果表明，采用FPGA作为系统的主控制器，达到了预期的设计要求，克服了通用处理器的弊端。

关键词：FPGA；航姿测量单元；现场可编程门阵列；通讯和控制

中图分类号：TP732 文献标识码：A 文章编号：2095-1302（2018）07-00-03

0 引 言

目前可编程逻辑器主要分为两类：复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）和现场可编程逻辑器件（Field Programmable Gate Array，FPGA）。FPGA 的运行速度快，管脚资源丰富，易实现大规模的系统设计，有大量的软核可用，便于二次开发。应用FPGA作为主控制芯片可完成系统的整体控制，实现复杂的控制逻辑，应用于各类航空电子设备，具有重要的现实意义。

1 航姿测量单元功能与结构

航姿测量单元应用光纤陀螺感知载体角速度[1]，并计算航向角和姿态角，应用石英挠性加速度计感知载体加速度信息。应用加速度信息进行姿态角初始对准，同时补偿陀螺漂移带来的姿态角误差[2]，与磁传感器交联，应用磁传感器输出的磁航向角获得初始航向角，应用磁通量对航向角进行修正；内置温度传感器，实现对加速度信息的温度补偿；内置数模转换用DS模块，实现航向、姿态信息的模拟输出和接收ARINC407格式的无线电罗盘信息；与备份飞行显示器交联，将航向、姿态信息输出至备份飞行显示器进行航姿显示。航姿测量单元的组成及外部交联关系如图1所示。

1.1 航姿板

航姿板采用基于FPGA+DSP的架构，FPGA为航姿测量单元的核心控制芯片，重点在于保障通讯的实时性和可靠性。其实现DSP的启动控制，数据的高速采集和解算航姿[3]。航姿板硬件组成如图2所示。

1.2 加表采集板

加表采集板主要完成模数转换功能，即将加表输出的电流信号转换为航姿板FPGA可采集的频率信号。加表输出为电流信号，范围-5～5 mA，对应的加速度值为-5～5 g。加表采样板原理如图3所示。

2 航姿测量单元FPGA设计与实现

航姿测量单元FPGA功能组成框如图4所示。FPGA实现的功能主要包括两部分：数据接收和数据发送。

2.1 陀螺数据接收模块

陀螺数据接收模块又分为UART模块和数据解包模块。UART模块采集原始陀螺数据包，数据解包模块根据通讯协议对陀螺数据包进行解析，提取帧序、温度、角速度等。接收陀螺数据流程如图5所示。

2.2 磁罗盘数据接收模块

磁罗盘数据接收模块接收磁羅盘的磁航向、磁通量等信息，并定时发送给DSP进行航向解算。其通讯频率为50 Hz，波特率为38 400 bit/s。

2.3 备份飞行显示器数据接收模块

备份飞行显示器数据接收模块接收空速信息，并定时发送给DSP进行航姿解算。其通讯频率为50 Hz，波特率为

115 200 bit/s。

2.4 航姿板DSP数据的接收模块

当DSP接收到FPGA的中断标志后，进入中断处理程序寻址FPGA，读取数据进行航姿解算，解算后重新寻址FPGA，将航姿数据发送给FPGA。FPGA与DSP接口关系如图6所示。

2.5 无线电罗盘数据接收模块

无线电罗盘的无线电方位角信息通过DS板发送给航姿测量单元中的FPGA。

2.6 加表数据采集模块

加表数据采集模块采集加表采集板输出的频率信号，频率信号为方波。频率信号时序如图7所示。压频转换关系如

图8所示。对应的频率参数见表1所列

由图8可知，电压、频率转换关系见式（1）：

其中：V为电压，单位为V；fOUT为频率，单位为Hz。频率、加速度信息转换关系见式（2）：

由于脉冲采集时间间隔为10 ms，采集精度为1个脉冲时，对应的脉冲频率为100 Hz，由式（2）可知，频率为100 Hz的脉冲信号解算后对应的加速度计值为0.833 mg，在硬件电路完成后，加速度值的采集精度取决于输出频率信号的采集

精度。

本文采用测周、测频相结合的方法实现脉冲信号的采集[5]，从而最大限度的减小了量化误差，提高了频率信号采集的精度。频率信号采集时序如图9所示采集流程如图10所示。

期；f0为用于采集非整周期脉冲数的细分脉冲，本设计频率应用100 MHz；nx为T0周期内第一个脉冲到来前的非整周期脉冲数；ny为T0周期内最后一个脉冲到来后的非整周期脉冲数；频率信号采集流程如图10所示。

2.7 温度数据采集模块

温度传感器DS18B20为1线总线传感器，由一根总线完成控制和数据传输，由总线高低电平时间完成I/O的数据传输，节省了硬件资源。

2.8 数据发送模块

航姿测量单元FPGA软件定时10 ms按照不同的通讯协议分别给相应的设备发送相应的数据，可以分为DSP中断产生模块、维修自检发送模块、DSP读数据模块、显示器数据发送模块、DS板数据发送模块。

2.9 启动DSP模块

采用FPGA控制 DSP启动，FPGA可灵活控制DSP的启动时序，当一次启动DSP不成功时，FPGA可以重新启动DSP。

2.10 数据锁存

为了满足本项目的需要，我们选择了双端口模块RAM来存储信息。双端口RAM界面如图11所示。

3 试验验证

（1）针对陀螺数据接收模块进行了详细的功能测试，长时间测试结果表明陀螺数据接收模块实时、可靠；

（2）在振动环境下将航姿测量单元接收的陀螺数据与浙大专用采集设备采集的陀螺数据进行一一比对，结果表明航姿测量单元的陀螺数据接收准确，没有丢失数据帧；

（3）针对航姿测量单元的航姿板FPGA进行了功能测试，所有通讯功能实时、可靠；

（4）航姿测量单元的航姿板已经由北航软件测评中心完成了软件三方测试，功能完整正确；

（5）航姿测量单元经试飞验证，功能齐备、航姿输出实时、准确。

以上试验结论表明，航姿测量单元FPGA设计完全满足了设计需求，安全、可靠。

4 结 语

本文针对航姿测量单元硬件交联关系复杂、通讯实时性和可靠性要求高的特点，采用FPGA作为主控制器，设计了航姿测量单元FPGA软件。经试飞验证和功能测试表明，航姿测量单元FPGA设计功能齐备、实时性好、可靠性高。

参考文献

[1]张浩，任芊.四旋翼飞行器航姿测量系统的数据融合方法[J].兵工自动化，2013，32（1）：28-31

[2]周斌，王巍，何小飞.惯导系统拐弯状态下姿态角误差变化研究[J].航天控制，2014，32（3）：7-11.

[3]蔡湘平，冯艳清，汪安民.多核DSP的Nand Flash启动软硬件设计[J].单片机与嵌入式系统应用，2013，13（3）：46-48.

[4]周珊，楊雅雯，王金波.航天高可靠FPGA测试技术研究[J].计算机技术与发展，2017，27（3）：1-5，11.

[5]张志明，李蓉艳，王磊.等精度频率信号采集测试系统[J].仪器仪表学报，2002（S1）：159-160.

[6]刘耀巍，刘向军. 基于综合预警算法的开关柜温度预警系统设计[J]. 电器与能效管理技术，2018（5）

[7]姜宏旭，刘亭杉，李辉勇，等.FPGA+DSP异构视频处理系统中基于SRIO的数据高效传输方法[J].计算机学报，2015，38（6）：1119-1130.

[8]秦鸿刚，刘京科，吴迪.基于FPGA的双口RAM实现及应用[J].电子设计工程，2010，18（2）：72-74.