基于FPGA的扩频信号跟踪解调电路设计与实现

李新亮

摘要：扩频信号的跟踪解调既涉及到高速复杂数字逻辑的设计，又包括环路跟踪算法的设计。传统的设计中，一般采用FPGA+DSP的设计方式分别实现以上内容，与传统算法不同的是，基于FPGA的扩频信号跟踪解调电路采用片上可编程系统（SOPC）的设计思想，在FPGA中构建了处理器模块，从而使扩频信号的跟踪解调可以在一片FPGA中设计实现。

关键词：扩频通信；跟踪解调电路；FPGA；片上可编程系统

中图分类号：TN914.4 文献标识码：A 文章编号：1007-9416（2018）02-0167-02

1 跟踪解调电路的数学模型

本设计采用延迟锁定环（DLL）和科斯塔斯环（Costas）分别作为跟踪解调电路中伪码跟踪环路和载波跟踪环路的数学模型。

扩频信号的同步具体包括：捕获和跟踪。捕获是完成对信号的粗同步，使伪码相位对齐到半个码片之内，载波多普勒频移落在一个多普勒频移单元之内。跟踪环路又分伪码跟踪环和载波跟踪环。伪码跟踪环可跟踪由于载体与发射机相对运动引发的伪码相位偏移，载波跟踪环则对载波相位和载波多普勒频移实现跟踪。原理框图如图1所示。

具体设计实现过程中，首先将输入信号与本地载波相乘实现载波分离，然后分别与超前、滞后和对准支路的伪码相乘进行解扩，并通过积分累加器来提高信噪比，同时滤除高频分量。其中伪码跟踪环采用超前和滞后能量差检测器（DLL），载波跟踪环采用四相反正切鉴相器 （PLL），得到的伪码和载波相位误差通过环路滤波器实时反馈到伪码和载波DCO，用以调整伪码和载波DCO的频率最终来达到减小误差的目的。

2 跟踪解调电路设计

2.1 信号相关处理电路设计

信号相关处理电路主要负责建立载波DCO、伪码DCO、乘法器和码相关及积分清洗电路，用来完成对高频信号的过滤，并产生处理器所需要的数据。

2.2 Nios II软核处理器设计

Nios II软核处理器的作用是配合相关处理单元实现环路跟踪算法，其通过Quartus II软件中集成的软核设计软件SOPC Builder设计实现，主要包括CPU、片上存储器、串行调试接口JTAG UART、地址线address、双向数据线data、讀写控制线r_w、中断输出线interupt。设计完成后可作为自定义元件，在Quartus II中调用。

2.3 处理器外围接口设计

外围接口电路是连接处理器与外围逻辑单元的桥梁，在该设计中其主要负责在控制信号的作用下完成外围逻辑电路与Nios II处理器间的数据交互，以实现扩频信号跟踪解调电路的完整功能。

3 环路跟踪算法软件设计

3.1 算法的总体流程

扩频信号跟踪解调电路中，环路跟踪算法主要是接收并处理相关器的累加值，以完成鉴频、鉴相和滤波、载波和码DCO控制量的调节等功能。

3.2 伪码跟踪环路算法设计

伪码跟踪算法采用二阶超前—滞后非相干跟踪环，在伪码跟踪过程中，跟踪算法间歇性读取积分清洗电路的输出值，将其用于伪码相位的比较，并将比较结果作用于环路滤波器以产生码DCO的相位控制字。

伪码相位比较时首先判断超前滞后对准支路的相关值，并将其与失锁门限进行比较，即：

当成立时，码跟踪进行归一化鉴相：

这样，在信号处理的过程中，就可以避免不同强度信号的变化引起的干扰，当归一化处理结束后，程序转入环路滤波算法，环路滤波对噪声和高频分量起抑制作用，并控制着码环路的相位校正速度。当不成立时，伪码失锁，置失锁标志，程序返回。

3.3 载波跟踪算法设计

伪码跟踪稳定后，环路转入载波跟踪阶段，依次进行频率跟踪和相位跟踪。进入载波跟踪程序后，算法实时计算平均频率误差以判断频率是否稳定跟踪，待频率跟踪稳定后则置频率稳定标志，程序进入相位跟踪。进入相位跟踪后程序流程和频率跟踪流程类似。通过实时判断相位误差来检测是否达到稳定跟踪，进而决定相位跟踪稳定标志的置与否。

4 结语

本文在FPGA中设计实现了伪码和载波跟踪解调电路，并得出正确的仿真结果；在FPGA中构建自定义的Nios II软核处理器，以作为实现环路跟踪算法的平台；通过构建Nios II软核处理器，并在其中设计高级算法，可以提高系统的集成度，增加系统的易维护性和可升级能力。

参考文献

[1]徐光辉，程东旭，黄如.基于FPGA 的嵌入式开发与应用[M].北京：电子工业出版社，2006.

[2]李兰英. Nios II嵌入式软核SOPC设计原理及应用[M].北京：北京航空航天大学出版社，2006.

[3]刘殿敏，李科杰.基于FPGA的数字Costas锁相环路的设计[J].小型微型计算机系统，2005，26 （5A）：877-880.

[4]张厥盛，郑继禹，万心平.锁相技术[M].西安：西安电子科技大学出版社，1994.

[5]石玉景，胡波，宋峥东.一种基于NIOS的突发调制解调器设计及实现[J].无线电工程，2014，44（6）：36-38.

[6]何文青，宋春林，董航，等.数字锁相环提取位同步信号的改进与实现[J].无线电通信技术， 2015，41（1）：74-76.