基于高速数字电路中的信号完整性分析

高文斌 梁晓 张春年 毕玉 樊晓冬

摘要

随着信息时代的发展，电子产品在不断的增多，电路板使用的数量与频率都在不斷的增多，因此会导致许多信号完整性问题。高速电路设计的一大重要环节便是信号的完整性，信号完整性分析对于高速数字电路设计是具有重要意义的。本文对高速数字电路设计的完整性进行了相关概述，在此基础上对信号完整性的影响主要因素进行了分析，为工程应用做参考，增强高速电路信号完整性。

【关键词】高速数字电路 信号完整性 问题

1引言

高速电路的信号完整性与信号的传输，在传输线上的时间、信号传输时是否失真都有很大关系，与信号时序也有一定关系。当信号的完整性受到破坏时，会使得信号直接失真或者产生时间错误，也会产生不正确的数据包括地址和控制信号等，影响系统使得系统工作错误甚至导致系统崩溃。因此，信号的完整性对于一个高速电路来讲是十分重要的，因此在设计高速电路时应对信号完整性进行全面的分析考虑，要从各个角度进行分析，不仅要检查各个线路，如时钟线、信号线，还要考虑电源的分配以及地线回路，还有噪声容限、负载匹配等等。对方方面面进行考虑检查，将影响信号完整性的因素都扼杀在摇篮里，从而保障设计产品的品质，在后期节约时间，降低成本。

2基于高速数字电路中的信号完整性设计概述

2.1电子系统设计面临的困境

随着科技的高速发展，电子产品的种类在不断增多，功能也在不断的增强，市场对于电子产品的要求也相应的越来越复杂化，在电子产品的可靠性、可测试性、可维护性的要求越来越高。电子产品设计师在这样的市场条件下从事高频率的电路设计并且需要保障工作质量，导致信号完整性问题不断出现。目前来看，高速电路设计下的实际数字信号与理想数字先蒿差别较大，运用传统方式设计的高速电路很容易系统瘫痪，只有运用高速电路设计原理才容易有完整的信号设计，但是还是不能避免信号完整性的问题。

2.2高速电路与高速信号的区别

一般来讲，一个电路是否为高速电路是由数字逻辑电路的频率来判断的，如果数字逻辑电路大于等于40MHz，并且在系统工作时这个频率已经在整个电子系统中占用较大的分量，就判定这个电路为高速电路。这样的解释较为通俗，也并不是完全准确的，准确来讲，信号是否为高速信号由信号边沿决定，而并不是信号的工作频率。信号边沿的频率往往大于信号本身，信号变化速度快导致信号沿快速上升与下降，引发信号传输不能达到预期效果。

3基于高速电路设计中的信号完整性问题

高速电路信号完整性受到损伤的根本缘由在于电路的互连，连接导线的导体在不同的频率状态下是具有不同的性质的，在低频时它是具有阻性的，中频时具有容性，高频时具有感性，在超高频时会变成辐射天线。电路频率较大时，电路切换速度过高，当端接元件设置不正确以及其他问题出现时都会导致信号完整性出现问题。

3.1信号过冲以及信号下冲问题

信号过冲即为信号跳变的第一个的峰值或者谷值，峰值跟谷值一般是超过上升沿或者低于下降沿的。上升沿是最高电压，下降沿是最低电压。信号过冲以及信号下冲一般是由于集成电路切换频率较大和信号传输路径的反射导致的。高速电路设计下驱动器与接收器之间会进行多次的反射，从而导致阻尼振荡，当震荡的幅度较大并且超过了集成电路的极限，会使得时钟出现不同的信号接收，严重的过冲还会给元件造成较大压力，损坏元件。

3.2信号反射问题

信号传输线的传输回波便称反射，信号功率的传输分为两个部分，一部分传给了负载，另一部分传输给向源端，传输给源端的一部分往往是反射回来，便产生了信号反射问题，高速电路的设计中，导线可以类比为传输线，如果阻抗匹配的话，便不会产生信号反射的现象。相反，如果负载的阻抗与传输导线不匹配便会导致收端反射信号致源端。影响反射的因素有很多，例如不适当的端接、传输不连续或者电源平面不连续等。

3.3信号串扰问题

串扰实际上来讲是一种电磁耦合现象，是没有电气连接的信号线间的感应电压与感应电流产生的，这样的电磁耦合分为感性的和容性的。容性的电磁耦合是由于各个信号线之间是具有互容性质的，高频的电流便会从一根导线传入到另一根导线，破坏电线上原有的信号以及降低限号质量。感性的电磁耦合是因为信号线上传输的高频电流自身会产生磁场便会产生一个新的电压，降低信号质量。电路板的参数以及信号线距离等都会影响串扰，而且较高的电流更容易产生电压从未产生串扰。

3.4信号延迟问题

信号延迟顾名思义为信号未能按照规定时间以准确的幅度与时间传输到接收端。高速集成电路一般只能根据规定时序去接收信号，信号延迟往往会打乱这样的秩序。过长的信号延迟会导致电路功能混乱以及信号时序紊乱。引起信号延迟的原因是驱动过载以及传输线过长引起了传输线效应。传输线产生的传输线效应是传输线的电容与电感，电容与电感会影响信号的切换导致集成电路失去准确的建立时间与保持时间，数据错误。数据迟延会导致数据读取错误，使得接收端信号处于非稳定的状态，导致误码发生。

3.5接地跳动问题

芯片与电源上的寄生电感与电阻的存在会导致接地参考电平的偏移，当大量芯片存在时，便会有较大的瞬态电流导致更大的偏移。接地跳动产生的具体原因有电流、电源、接地回路阻抗。这类问题属于地噪声一类，当信号状态快速的变动时，会导致电源与地上产生纹波电流。系统内上百或者上千信号同时改变同时产生接地跳动，对系统影响很大，这类问题较复杂，有时候作为电源完整性单独研究。

3.6定时抖动问题

在传输周期内数字信号会有较微小的边沿位置变动，为抖动，这种抖动虽然微小却也影响着整个数字系统的准确性。

4总结

高速电路的信号完整性设计对于整个集成电路能否成功接收数据是非常重要的，不仅可以提高产品性能，还可以缩短产品开发收起。信号完整性问题的分析对后期信号完整性测试以及运用具体技术做基础，更好的测试完整性，更好的进行技术选择。信号完整性分析的模型及方法在不断的进步，在后期会越来越多运用到电子产品的设计中去。

参考文献

[1]刘林，郑学仁，李斌，系统级封装技术综述[J].导体技术，2002 （27）.

[2]高尚通，杨克武，新型微电子封装技术[J].电子与封装，2004 （04）.

[3]李青，电子元器件高密度封装技术[J.电子工艺技术，2004 （22）.