基于FPGA的高速采样及处理装置设计

赵紫旋，赵晓宇



基于FPGA的高速采样及处理装置设计

赵紫旋，赵晓宇

(武汉科技大学, 武汉 430081)

本文介绍了一种基于FPGA的高速数据采样及处理装置的设计。分析了高速采样及处理在大功率变流装置中的应用背景。介绍了采用FPGA实现高速采样及处理的优势以及具体的实现方法，描述了高速数据处理的原理及实现方法。通过Verilog编程完成了相关的功能要求，并在Quartus II环境下实现了功能的仿真验证。介绍了相关的硬件设计内容，器件选型分析，驱动编写等。最终通过SignalTap II抓取了在实际硬件上模拟的工作过程，验证了设计的正确性。

FPGA 高速采样及处理 Verilog编程 硬件实现

0 引言

随着电力电子技术的发展，人们对电能变换装置也提出了新的要求，具体表现为：更高电压、更大电流、更大功率。受限于器件性能，高电压大电流设备的故障必须实现快速检测、快速切除，否则将对设备造成不可逆的损害，带来很大的经济损失。这就对系统的保护装置提出了新的要求。

若想实现快速保护，就必须实现对外部状态的高速采集与处理。由于大功率电力电子设备现场电磁环境恶劣，要想实现数据的高速采集与处理就必须选用相应的器件和对外部电路进行特殊处理。

本文将从外部电路设计、器件选型原则、高速数据采集及处理、芯片驱动编写等几个方面，较全面的对高速数据采样及处理进行论述，并完成装置的开发与验证。

1 数据的高速采集与处理技术要点分析

如图1所述的数据采样与处理过程示意图，要想实现数据的高速采集与处理，就必须使检测装置、信号线、数据处理单元都能够满足相应速度的工作条件。

以常用的电流或电压传感器为例，其响应时间就代表着它能够多快的响应外部激励，也就决定着其多能实现的最高采样速度。所以要想获得有效的高速数据首先要从检测装置选型做起。

信号线对信号质量有着重要的影响，尤其在高频以及恶劣的电磁环境下。所以要选满足对应频率、屏蔽条件、阻抗特性的信号线，以保证信号质量，确保数据的正确性。

数据处理单元作为数据处理的终端，要有足够的处理速度，包括接收速度与处理速度，只有两者配合才能达到期望的效果。

2 高速采样及处理装置总体设计

基于以上分析可知高速数据采样与处理系统性能主要由检测装置、信号线、数据处理单元三部分决定。

由于检测装置需要根据不同的检测对象而变化，所以在本文中将不对其进行进一步的分析。仅以最高采样速度来表示其性能。信号线虽然很重要，但其并无技术要点需要论述，在此也不进一步展开。

本文将重点对数据处理单元的设计进行详细论述。

目前数据处理芯片主要有两种类型，为DSP和FPGA。

DSP优点是开发简单，片上资源丰富，主频高，处理速度快。但其程序为顺序执行，当有多路高速数据输入时，有可能造成数据拥挤，无法满足实时处理要求。而且DSP引脚支持速率普遍较低，且电平标准相对单一，通用性较差。

相比较而言FPGA为并行处理，IO引脚支持的电平丰富，引脚速率可支持G级别。所以在本设计中采用FPGA进行数据处理。

数据采样需要借助AD芯片，本次设计中选用AD公司的AD7626，其最高采样速率为10M。其数据输出和控制输入均采用LVDS接口，达到高速和抗干扰的目的。

而要想将外部模拟量信号接入AD7626还需要有前端处理电路将其处理成AD7626能接受的信号。在本设计中采用了ADA4932-1作为其前端处理芯片，其主要完成将单端信号转换成差分，并与AD7606输入要求相匹配。

图2 AD7626硬件电路设计

图3 ADA4932-1硬件电路设计

数据处理通过Verilog编程在FPGA中实现，本次设计中采用的FPGA芯片为EP4CE75F23I7。程序流程图如下所示。

当采样速率为10 M时，串行输入数据的速率将达到160 M，所以数据数输入与控制输出接口均需要接至FPGA芯片的专用LVDS接口上，并在布线时注意加防干扰措施。

采用过采样滤波是考虑到由于高频信号才采样端不宜设置滤波，所以可通过过采样取平均值的方式来消除干扰，提高采样精度。

3 数据处理在FPGA中的实现

要想获得AD7626的数据首先就要有相应的驱动来完成对其操作。由芯片手册可得到其时序图，如下所示。

所以我们需要通过Verilog代码来实现如上所述的时序逻辑。

由于数据处理单元跟实际的应用相关，所以在此次设计中就不在对此单元进行设计。如下图6中所示的FPGA设计中所示：PLL为时钟单元为各个模块提供所需时钟；fastAD单元为高数数据采集单元；data_fliter单元为滤波单元。几个模块共同工作最后从data_fliter模块中得到最终所需数据。

图5 AD7626时序图

然后，通过综合、编译并下载到电路板上运行。此次过采样率我们设置为5倍。运行程序，从SignalTap II中观察程序运行结果。如图7所示。

从图中可以看出，其能够正确的读出采样数据，并将每五个数据进行平均处理进行滤波，然后输出。从而验证了设计的正确性。

4 结论

本文分析了影响高速数据采样设计的关键因素，对比了DSP与FPGA芯片在这放面的优劣势，并设计出了一个10M数据采样处理系统，并验证了其正确性。这一方面验证了理论分析的正确性，另一方面也可以为具体的设计工作提供参考。

[1] 关守平, 尤富强, 董国伟. 基于FPGA的高速数据采集系统设计[J]. 控制工程, 2013, 20(05) :970-975

[2] 夏宇闻. Verilog数字系统设计[M].北京：北京航空航天大学出版社, 2007.

[3] 安海磊. 高速数据采集存储系统设计[D]. 西安电子科技大学, 2012.

[4] Cyclone IV Device Handbook[J]. Altera Corporation.

[5] AD7626 Device Handbook[J]. Analog Device.

Design of High-speed Data Sample and Process Device Based on FPGA

Zhao Zixuan，Zhao Xiaoyu

（Wuhan University of Science and Technology, Wuhan 430081, China）

TM461

A

1003-4862（2018）01-0040-03

2017-10-15

赵紫旋（1997-），女，本科。研究方向：电子信息与应用。