一种基于FPGA的多通道AD射频采样设计

邢连营

摘要 介紹了一种基于FPGA的多通道AD4449射频采样，运用Quartus Il软件平台，实现对射频采样的软件设计。提出了AD的相关接口设计，完成射频采样电路功能和指标的测试。最后，采用Matlab软件分析数据及得出结果。

【关键词】A/D变换 DDC DDR LVDS VerilogHDL FPGA

随着软件无线电技术的发展，将数字化处理尽量靠近天线是射频数字化发展方向。射频数字化技术省去了变频等电路，提高了系统的集成性设计等。因此，实现射频数字化关键在于高速AD。目前，高速AD的技术发展，实现射频数字化己成为可能。本文选用一种高速四通道AD4449芯片，介绍了其相关配置和接口，完成信号的射频数字化功能。

1 多通道AD射频采r羊电路工作原理

多通道AD射频采样电路工作原理是基于带通信号的采样理论，采样频率高于信号带宽的2倍，就能不失真的恢复信号的全部基带信号。其电路设计是射频信号经过放大和抗混叠滤波后，A/D变换一次转换周期输出DDRLVDS格式的数字信号和同步时钟等，数字信号送给FPGA进行数字正交解调等处理。如图1所示。

2 硬件电路设计

2.1 主要器件ADC和FPGA

本设计选用TI公司AD4449作为射频采样电路的A/D转换芯片，其具有最大采样数据率250MSPS，采样精度14位，能够实现69dBFs信噪比和86dBe无杂散动态范围等特点。FPGA选用ALTERA公司EP4SGX230F1517芯片做数据处理平台，该芯片逻辑资源多，高速LVDS接口和I/O口丰富。FPGA主要完成ADC配置、LVDS解串、数字信号处理等。

2.2 接口设计

芯片AD4449采用串行接口和DDR LVDS接口。当使能低电平时，FPAG输出不超过20MHz的SCLK给AD提供工作配置时钟。在配置时钟下降沿时，FPGA将SDATA数据写入8位AD寄存器里，可通过SDATA数据设置AD的各种模式、各通道的增益控制及修改同步时钟延迟参数等。当FPGA解串数据乱码时，通常调整相应的解串数据同步时钟延迟参数。AD4449采用DDRLVDS方式与FPGA的高速LVDS连接，其14位四通道数据双路输出使用双沿采样DDR的源同步方式，以提高数据的吞吐率和总理论带宽。LVDS是一种小摆幅差分信号技术，具有高速传输能力和抗电磁干扰等特点。当AD4449被配置完后，其输出双路DDRLVDS数字信号，根据AD4449的接口时序，通过同步时钟的上下沿关系解串出各通道的数据。因此，采样过程中需要稳定的时钟来保障采样的要求。

3 软件设计

多通道AD射频采样的软件设计采用Quartus II软件和Verilog HDL语言。当射频采样电路供电后，先初始化AD4449寄存器参数，FPGA对DDRLVDS信号解串，解串后的四路14位AD信号再数字正交解调。数字正交解调具有NCO及可编程高效数字滤波器。因此，在采样时钟确定的情况下，可在较宽范围内实现多种带宽信号的解调和数字匹配滤波。来自模拟前端的射频信号经ADC变成14bit的数字信号，Fs速率为140Mbps，然后该信号分别与NCO产生的本振信号cosω0n，sinω0n相乘，得出两路相互正交信号，每路分别经过CIC滤波器、HB滤波器和FIR滤波器进行抽取滤波，转换成I、0基带信号输出。如图2所示。

4 测试结果

通过FPGA硬件和软件设计，搭建了AD4449的电路测试平台，进行AD的功能和指标测试，通过Quartus II软件自带的SignaITap逻辑器进行采集数据，Matlab软件进行FFT数据分析。测试时，采样时钟为140MHz，射频信号选用数据手册中的230MHz，测试SNR≈ 67dBFs，SFDR≈ 83dBC。

5 结语

提出了基于FPGA的多通道AD射频采样，设计实现AD4449的射频采样电路，通过FPGA硬件连接和软件配置，AD的指标测试结果符合多通道AD射频采样电路的要求。在实际应用中，此射频采样电路具有信噪比高、多通道幅度和相位一致性性能良好等特点，可完全满足一些设备射频前端数字化的需求。

参考文献

[1]杨小牛等.软件无线电原理与应用[M].北京：电子工业出版社，2001（02）：11.

[2]王冰，靳学明.LVDS技术及其在多信道高速数据传输中的应用[J].电子技术应用，2003，55：57.