一种与2D物理设计流程兼容的3D测试基准电路的生成系统

侯立刚+杨扬+叶彤旸+彭晓宏+耿淑琴

摘 要： 提出一种与2D物理设计流程兼容的3D测试基准电路生成系统，并以IBM?PLACE测试基准电路为测试试例做了转换实验，提供一套3D测试基准电路。通过此系统，可以根据输入文件的不同，自动转换为对应的Bookshelf库文件或者DEF库文件，实现物理设计库中的电路的互联线网连接信息，标准单元尺寸、端口信息，标准单元坐标信息以及布局信息自动转换。可以将任意2D电路设计转换为3D测试基准电路，并且兼容2D集成电路的物理设计流程，可在传统物理设计EDA工具中布局布线。最终，可以实现自定制的3D测试基准电路。

关键词： DEF库； Bookshelf库； 测试基准电路； 自定制； 3D集成电路

中图分类号： TN431.2?34 文献标识码： A 文章编号： 1004?373X（2017）24?0005?04

Abstract： A generation system of 3D testing benchmark circuit compatible with 2D physical design flow is proposed. The IBM?PLACE testing benchmark circuit is used as the test example for the transformation experiment to provide a set of 3D testing reference circuit. The system can transform the different input files into the corresponding Bookshelf library files or DEF library files， and realize the automatic transformation of the connection information of the circuits interconnection nets， standard cell size， port information， standard cell coordinate information and layout information in the physical design library. It can transform the arbitrary 2D circuit design into the 3D testing benchmark circuit， is compatible with the physical design flow of the 2D integrated circuit， and can be used in the locating and wiring in traditional physical design EDA tools. The self?customized 3D testing benchmark circuit is realized.

Keywords： DEF library； Bookshelf library； testing benchmark circuit； self?customization： three?dimensional integrated circuit

0 引 言

数字集成电路的发展已有40多年的历史， 由最初的SSI到如今UVLSI，其单个芯片已经可以集成数亿个晶体管的水平[1]。在集成电路行业飞速发展的今天，随着传统2D数字集成电路规模的不断增大，按比例缩小集成电路的发展思路已经接近极限。国际半导体技术蓝图宣称三维集成电路（Three?dimensional IC）是达到更高晶体管集成密度的关键技术之一[2]。

然而为了实现3D集成电路并确保其能够解决2D集成电路面临的问题，还有很多相关研究需要进行，3D集成电路的测试基准电路就是其中的难题之一。现在仍没有成形的Benchmarks可以提供3D集成电路的布局布线以及一些功能测试，这对于3D集成电路的发展造成了一定阻碍。目前可供使用的3D 测试基准电路并不多，甚至没有，并且因为3D集成电路的物理设计流程并没有统一标准，所以与2D物理设计流程相兼容的3D测试基准电路显得尤为重要，这也成为了推动3D集成电路技术发展的关键。

因此，本文设计一种基于Perl[3]的半自动化定制生成3D测试基准电路的系统，可以将任意2D电路设计转换为3D bookshelf[4]电路库文件，并且与2D集成电路物理设计流程相兼容，可在EDA工具中布局布线。整个系统的交互图如图1所示。

用户可以利用本系统提供不同的DEF电路文件，然后按需求转换为相应的3D测试基准电路，从而实现自定制3D测试基准电路的结果。在图1中，数字标记的过程将在本文各节详细描述。

1 2D Bookshelf库转3D Bookshelf库

关于3D基准测试电路的研究的整个实验分为两步。首先将IBM的Benchmark作为输入电路文件，将2D集成电路转换为3D基准测试电路，提供一套可以使用的3D Benchmarks；第二步将2D集成电路设计DEF库转换为Bookshelf格式，再将2D Bookshelf格式转换为3D格式，然后将3D Bookshelf格式转换为DEF库。在EDA工具中对实验结果进行分析和比较，验证本文提出的3D基准测试电路转换的工具。

1.1 电路分区

为了能够实现多层测试基准电路，首先要将2D版图文件转换为3D版图文件。2D单层版图转3D多层版图的一般方法是根据不同方法对2D版图进行分区，分区后把不同的区域分别根据功能、需求定义为不同层，从而形成3D版图。本文的结果一共可以提供三种版图2D?3D转换的分区方法：第一种方法是将版图文件进行行分割[5]；第二种方法是将版图进行列切割；最后一种是找出版图的中点坐标进行平均分割，将版图分成4份。其过程展示如图2所示。endprint

1.2 TSV插入

分区后，因为电路进行了分割，所以，同一线网所连接的单元也有可能被分到了不同层，因此需要TSV来连接这些单元。此时就需要统计连接一个线网所有单元所需要的TSV个数。根据线网所跨层数进行统计，线网跨越的顶层与所跨中间层数均插入TSV，最底层不插入TSV。比如，当线网跨越1～2层时，需要在第2层插入TSV；如果线网跨越1～4层，需要分别在4，3，2层插入TSV。TSV插入后，利用区域定位法（Area TSV positioning algorithm） [6]，对TSV进行定位，完成线网转换，最终得到3D的网表。利用此系统可将IBM Benchmarks电路转换为3D测试基准电路，其中电路imb01的转换结果如图3所示。

2 DEF库转为Bookshelf库

由于DEF电路文件中的线网连接关系较为复杂，不适合做电路切割处理，所以本文先将DEF电路文件转换为Bookshelf电路文件，再利用分区算法对Bookshelf电路进行分层，转换为3D集成电路。

2.1 DEF库线网文件转换为Bookshelf

传统EDA工具在进行布局布线的时候，图形操作复杂，并且多数结果得到的为层级网表（Hierarchical netlist），即将电路版图划分为两个及以上的子模块，但往往很难更改单个标准单元的连线。所以，本文利用Perl脚本先将层级网表处理为展平网表（Flatten netlist），再将文件转化为Bookshelf 电路文件。所用测试电路为8051 CPU电路，结果对比如图4所示。

2.2 DEF库坐标文件转换为Bookshelf

坐标文件主要用来描述电路版图中标准单元的位置以及单元的方向等信息。最终网表文件输出为.nets文件，坐标信息文件输出为.pl文件，标准单元尺寸信息输出为.nodes文件，将DEF电路文件转化成为Bookshelf电路文件。两种物理库变换前后的电路版图如图5所示。然后利用第1.2节提到的算法进行2D?3D的转换，最终得到3D Bookshelf电路文件。

3 3D Bookshelf库转为3D DEF库

3.1 DEF库转换流程

Bookshelf格式因其精简、可操作性强而被广泛用于电路测试。将3D Bookshelf库用系统转换为3D DEF库后，3D电路与2D物理设计流程相兼容，电路每一层都可用EDA工具布局布线，这样便完成了3D测试基准电路的自定制。具体流程如图6所示。

3.2 实 验

在这一部分中，采用5.04 μm的8051 CPU电路作为2D电路版图，并通过第1和第2节中提到的算法转换为3D Bookshelf测试基准电路。本实验使用的每个TSV占5.04 μm×5.04 μm，并且本文中只采用区域TSV定位算法[7]来进行2D?3D的TSV插入。

3.3 实验结果

通过输入.nets，.pl，.nodes等Bookshelf文件，系统可以依次输入.v，.place，.lef等DEF库文件，完成两种物理设计库的相互转换。最后，完成与二维物理设计兼容的自定制3D测试基准电路。图7显示在处理8051电路时系统的状态，并且每一层3D电路在encounter中的效果如图8所示，3D测试基准电路的虚拟效果如图9所示。

3.4 对比结果及验证

为了进一步验证本算法在大规模门级电路中的效率，本文利用2D测试电路进行转换测试，测试用例选用 IBM?PLACE[4]，系统运行详细情况见表1。本文所有实验都在 Intel Xeon 3.0 GHz CPU，16 GB内存的 Linux 服务器上运行。

表1为IBM01～IBM08电路在系统中运行的结果，根据不同电路的规模，得到3D电路的TSV数与运行时长。结果表明，在常规的电路中，运行效率较高。单元数在3万以上时，时间才有增长，可见单元数目与TSV数目会影响系统运行效率。在2D?3D的过程中，TSV的布局算法仍有可优化的空间，更高效的算法将提高系统运行效率。

4 结 论

本文在研究测试基准电路的基础上，提出一种基于Perl的3D测试基准电路的生成系统。根据此系统，用户可以根据自己的需求，将任意2D设计转换为对应的3D测试基准电路，且得到的测试基准电路与2D物理设计流程兼容。本文根据这种方法将IBM的Benchmarks作为测试电路进行转换，得到了一套现成的3D测试基准电路供大家测试使用。通过本文方法，用户可以将2D电路设计转换生成为3D测试基准电路，实现自定制，解决目前市面上3D测试基准电路短缺的问题，也一定程度推进了3D集成电路的发展。

参考文献

[1] 郭丽，张启卯，刘伟.EDA技术在数字集成电路设计中的应用（上）：数字集成电路的发展以及与EDA技术的关系[J].科技信息：科学教研，2007（30）：328?329.

[2] LEE H M， LIU E X， LI E P， et al. Impact of technology scaling on electrical characteristics of through?silicon via correlated with equivalent circuits [C]// Proceedings of 2011 EMC. York： IEEE， 2011： 339?344.

[3] MOISE D L， WONG K. Extracting facts from Perl code [C]// Proceedings of the 13th Working Conference on Reverse Engineering. Benevento： IEEE， 2006： 243?252.

[5] 白澍.3D集成电路TSV自动布局研究[D].北京：北京工业大学，2014.

[4] IBM. IBM?PLACE benchmarks [EB/OL]. [2013?02?05]. http：//er.cs.ucla.edu/benchmarks/ibm?place.

[6] HOU Ligang， BAI Shu， WANG Jinhui. Research on TSV positioning in 3D IC placement [C]// Proceedings of 2011 Electrical Design of Advanced Packaging and Systems Symposium. Hangzhou， China： IEEE， 2011： 1?4.

[7] HOU Ligang， BAI Shu， WANG Jinhui. TSV based 3D IC wire length calculation algorithm [C]// Proceedings of 2011 IEEE the 9th International Conference on ASIC. Xiamen， China： IEEE， 2011： 816?819.

[8] 吴际，谢冬青.三维集成技术的现状和发展趋势[J].现代电子技术，2014，37（6）：104?107.

[9] 陈新成.浅谈IC设计中的EDA现状和趋势[J].电子制作，2007（9）：6?7.endprint