数字集成电路的发展及未来

吴建淇

摘 要

本文分析了智能功率集成电路的发展历程、应用状况和研究现状，希望能抛砖引玉，对相关领域的研究有所贡献。

【关键词】智能功率集成电路 无刷直流电机 前置驱动电路 高压驱动芯片

1 智能功率集成电路发展历程

功率集成电路（Power Integrated Circuit，PIC）最早出现在七十年代后期，是指将通讯接口电路、信号处理电路、控制电路和功率器件等集成在同一芯片中的特殊集成电路。进入九十年代后，PIC的设计与工艺水平不断提高，性能价格比不断改进，PIC才逐步进入了实用阶段。按早期的工艺发展，一般将功率集成电路分为高压集成电路（High Voltage Integrated Circuit，HVIC）和智能功率集成电路（Smart Power Integrated Circuit，SPIC）两类，但随着PIC的不断发展，两者在工作电压和器件结构上（垂直或横向）都难以严格区分，已习惯于将它们统称为智能功率集成电路（SPIC）。

2 智能功率集成电路的关键技术

2.1 离性价比兼容的CMOS工艺

BCD（Bipolar-CMOS-DMOS）工艺是目前最主要的SPIC制造工艺。它将Bipolar，CMOS和DMOS器件集成在同一个芯片上，整合了Bipolar器件高跨导、强负载驱动能力，CMOS器件集成度高、低功耗的优点以及DMOS器件高电压、大电流处理能力的优势，使SPIC芯片具有很好的综合性能。BCD工艺技术的另一个优点是其发展不像标准CMOS工艺，遵循摩尔定律，追求更小线宽、更快速度。该优点决定了SPIC的发展不受物理极限的限制，使其具有很强的生命力和很长的发展周期。归纳起来，BCD工艺主要的发展方向有三个，即高压BCD工艺、高功率BCD工艺和高密度BCD工艺。

2.2 大电流集成功率器件

随着工艺和设计水平的不断提高，越来越多的新型功率器件成为新的研究热点。首当其冲的就是超结（SJ，Superjunction）MOS器件。其核心思想就是在器件的漂移区中引入交替的P/N结构。当器件漏极施加反向击穿电压时，只要P-型区与N-型区的掺杂浓度和尺寸选择合理，P-型区与N-型区的电荷就会相互补偿，并且两者完全耗尽。由于漂移区被耗尽，漂移区的场强几乎恒定，而非有斜率的场强，所以超结MOS器件的耐压大大提高。此时漂移区掺杂浓度不受击穿电压的限制，它的大幅度提高可以大大降低器件的导通电阻。由于导通电阻的降低，可以在相同的导通电阻下使芯片的面积大大减小，从而减小输入栅电容，提高器件的开关速度。因此，超结MOS器件的出现，打破了“硅极限”的限制。然而，由于其制造工艺复杂，且与BCD工艺不兼容，超结MOS器件目前只在分一立器件上实现了产品化，并未在智能功率集成电路中广泛使用。

其他新材料器件如砷化嫁（GaAs），碳化硅（SiC）具有禁带宽度宽、临界击穿电场高、饱和速度快等优点，但与目前厂泛产业化的硅基集成电路工艺不兼容，其也未被广泛应用于智能功率集成电路。

2.3 芯片的可靠性

智能功率集成电路通常工作在高温、高压、大电流等苛刻的工作环境下，使得电路与器件的可靠性问题显得尤为突出。智能功率集成电路主要突出的可靠性问题包括闩锁失效问题，功率器件的热载流子效应以及电路的ESD防护问题等。

3 智能功率集成电路的應用

从20年前第一次被运用于音频放大器的电压调制器至今，智能功率集成电路已经被广泛运用到包括电子照明、电机驱.动、电源管理、工业控制以及显示驱动等等广泛的领域中。以智能功率集成电路为标志的第二次电子革命，促使传统产业与信息、产业融通，已经对人类生产和生活产生了深远的影响。

作为智能功率集成电路的一个重要分支，电机驱动芯片始终是一项值得研究的课题。电机驱动芯片是许多产业的核心技术之一，全球消费类驱动市场需要各种各样的电动机及控制它们的功率电路与器件。电机驱动功率小至数瓦，大至百万瓦，涵盖咨询、医疗、家电、军事、工业等众多场合，世界各国耗用在电机驱动芯片方面的电量比例占总发电量的60%-70%。因此，如何降低电机驱动芯片的功耗，提升驱动芯片的性能以最大限度的发挥电机的能力，是电机驱动芯片未来的发展趋势。

4 国内外研究现状

国内各大IC设计公司和高校在电机驱动芯片的研究和开发上处于落后地位。杭州士兰微电子早期推出了单相全波风扇驱动电路SD1561，带有霍尔传感器的无刷直流风扇驱动电路SA276。其他国内设计公司如上海格科微电子，杭州矽力杰、苏州博创等均致力于LCD，LED，PDP等驱动芯片的研发，少有公司在电机驱动芯片上获得成功。国内高校中，浙江大学、东南大学、电子科技大学以及西安电子科技大学都对高压桥式驱动电路、小功率马达驱动电路展开过研究，但芯片性能相比于国外IC公司仍有很大差距。

而在功率器件的可靠性研究方面，世界上各大半导体公司和高校研究人员已经对NLDMOS的热载流子效应进行了广泛的研究。对应不同的工作状态，有不同的退化机制。直流工作状态下，中等栅压应力条件下，退化主要发生在器件表面的沟道积累区和靠近源极的鸟嘴区；高栅压应力条件下，由于Kirk效应的存在，退化主要发生在靠近漏极的侧墙区以及鸟嘴区。当工作在未钳位电感性开关（UIS} Unclamped Inductive Switching）状态的时候，会反复发生雪崩击穿。研究表明，NLDMOS的雪崩击穿退化主要是漏极附近的界面态增加引起的，且退化的程度与流过漏极的电荷量密切相关。雪崩击穿时流过器件的电流越大，引起的退化也越严重。

参考文献

[1]洪慧，韩雁，文进才，陈科明.功率集成电路技术理论与设计[M].杭州：浙江大学出版社，2011.

[2]易扬波.功率MOS集成电路的可靠性研究和应用[D].南京：东南大学，2009.

[3]马飞.先进工艺下集成电路的静电放电防护设计及其可靠性研究[D].杭州：浙江大学，2014.

[4]郑剑锋.基于高压工艺和特定模式下的ESD防护设计与研究[D].杭州：浙江大学，2012.

作者单位

泉州师范学院 福建省泉州市 362002