基于FPGA的双极化信号的采集板设计

朱海平++任坤

摘 要：为了测量双极化天线隔离度，使用通用设备进行了双极化信号的接收场强测试，而这套设备昂贵，测试较为复杂，因此提出了一套较简洁的方案。该方案采用一套系统整体硬件设计方案和可编程门阵列（FPGA）软件设计方案。采用双极化天线作为接收天线，经模拟接收机转换为中频信号，送至双极化信号采集板，由FPGA接收AD采样的数据进行处理并且保存至SDRAM，信号采集板主要设计信号调衰减电路，高速AD9226电路，电源电路等。由于方案体积小，成本低廉，测试精确，因此有研究的必要性。

关键词：双极化天线；Altium Designer；信号采集；FPGA

中图分类号：TP274+.2 文献标识码：A 文章编号：2095-1302（2016）11-00-03

0 引 言

随着科学技术的飞速发展，天线的应用越来越广泛，因此在电子测量、雷达等领域对数据采集、传输速率要求的提高利于高速信号处理技术的快速发展。随着各方面要求的提高，测试系统不仅要完成对整个系统的控制，还要对各分系统进行检测、分析。

传统的信号采集板卡一般使用微控制器控制ADC，然而微控制器的时钟频率低且通过软件编程进行数据采集，难以实现高速、高性能的双通道数据采集。因此本文提出一套针对双极化天线接收双极化信号的硬件电路设计方案[1]，并完成系统调试与性能测试，证实其稳定可靠，完全满足设计要求。本文主要从双极化信号采集板的硬件电路设计以及FPGA的软件设计方案方面来实现双极化信号采集板的设计与测试验证。

1 双极化信号采集板系统结构

该方案主要由双极化天线接收243 MHz和406 MHz信号，通过模拟接收机得到中频信号，AD采集板对中频信号进行采集，最后经FPGA处理。由于双极化信号有水平极化和垂直极化之分，故采用双通道采样电路。ADC的性能指标[2]必须满足设计要求，因此选用AD9226高速A/D芯片。该芯片理论上最高采样率可达65 MSPS，采用12位双通道高速采集端。双极化采样电路主要硬件设计如图1所示。

2 关键硬件模块设计

2.1 信号衰减电路

衰减电路的作用是将输入电压的范围（-5 V+5 V）变换到（1 V3 V）。电路采用145 MHz的运算放大器AD8065，其性能优越，且AD8065电源电压的范围较宽，在5 V24 V之间，它的带宽为145 MHz，可以只用一个电源供电。由于AD8065具有0.02%的差分增益和0.02度的相位误差等优势，因此AD8065是该电路的最佳选择。该电路首先通过两级TL072构成的电压跟随器和由AD8065构成的减法运算电路[3]。在电路中，D4、D5起输入电压保护作用，由AD8065构成的减法运算电路的+IN接的下拉电阻R30为2 kΩ，输入电阻R6为18 kΩ，-IN接的输入电阻R18为2 kΩ，反馈电阻R17为

2 kΩ。V6B为两级电压跟随器的最后输出，衰减电路需满足公式（2）。AD8065构成的衰减电路如图2所示。

（1）

计算可得：

（2）

2.2 采样电路方案

在A/D转换器中，因为输入的模拟信号在时间上是连续的，而输出的数字信号是离散的，所以转换只能在一系列选定的瞬间对输入的模拟信号取样，然后再将这些取样值转换成输出的数字量[4]。我们选择的AD芯片是AD9226，在AD9226中，VREF是基准电压输出端口，可提供1 V和 2 V两种基准电压，通过SENSE来选择，当SENSE与GND连接时，提供2 V基准电压；当SENSE与VREF连接时，提供 1 V基准电压。我们选择提供2 V基准电压的连接方式。在电路中利用该2 V基准电压来设计衰减电路，当AD9226配置为单端输入时，此时的输入电压为（+1 V～+3 V），在此模式下，VREF的基准电压为2 V。AD9226的配置电路如图3所示。

2.3 电源电路

由于该电路板需要3.3 V电源以及-5 V电源，3.3 V电源可以采用5 V电源通过AMS1117获得，由于AMS1117[5]是一个正向低压降稳压器，在1 A电流下压降为1.2 V， AMS1117内部集成过热保护和限流电路，是电池供电和便携式计算机供电的最佳选择。-5 V通过MC34063A组成电压反向电路获得。该器件包含了DC/DC变换器所需要的主要功能的单片控制电路且价格便宜，它由具有温度自动补偿功能的基准电压发生器、比较器、占空比可控的振荡器、R-S触发器和大电流输出开关电路等组成。因此，该电源电路采用该芯片作为电源电路的设计方案。电源电路如图4所示。

2.4 PCB电路图布局

一块好性能的PCB[6]离不开优秀的布局，在PCB设计中，只有先做好布局工作，才能完成后面的PCB布线工作。在PCB布局时，遵守以功能电路的核心组件为中心，保证零部件离电路板边缘的距离不小于2 mm等规范。双极化信号采集板PCB图如图5所示。

3 FPGA软件设计

可编程逻辑器件FPGA为Altera公司的Cyclone iV E系列EP4CE40F23C8N型号的FPGA，其核心工作电压为1.2 V，逻辑单元39 600个，可自定义I/O端口多达329个，记忆单元1 161 216个，锁相环4个，全局时钟20个。FPGA设计的软件模块如图6所示。

USB

FPGA内部功能模块主要包括时钟模块、AD控制模块、数字滤波器模块、FIFO数据缓冲模块、数据处理模块等。时钟模块由FPGA的ip核pll模块产生时钟，AD控制模块得到时钟，将双极化天线的水平信号和垂直信号进行采样。最后通过nios配置的JTAG模块[7]下载至开发板，进行在线逻辑分析。

4 测试结果

由于测试条件有限，采用实验室的信号发生器产生正弦信号进行测试，该仪器产生两个信号，频率为456 kHz，通过AD采集板采集后送至FPGA开发板，将控制程序通过JTAG下载至开发板经在线逻辑分析仪可得结果。测试图如图7所示。

5 结 语

通过图7可以得到，双极化信号首先通过信号发生器模拟产生正弦数据，数据通过AD采集板采集后传入FPGA，经FPGA主控板控制，用在线逻辑分析仪得到的数据如信号发生器所得数据。该结果说明该双通道的采集板具有良好的采集功能。

参考文献

[1] 叶云裳.双极化天线的设计和测量考虑[J].中国空间科学技术，1985（2）：9-17.

[2]胡东方.多通道高速信号采集与传输技术的研究与应用[D].北京：北京理工大学，2015.

[3]华成英.模拟电子技术基础（第4版）[M].北京：高等教育出版社，2006：330-338.

[4]阎石.数字电子技术基础[M].北京：高等教育出版社，2006：524-548.

[5]王帅.基于FPGA的数据采集模块设计[D].贵州：贵州大学，2015.

[6]韩国栋，赵月飞，娄建安，等.Altium Designer Winter 09 电路设计入门与提高[M].北京：化学工业出版社，2010：203-235.

[7]周立功.SOPC嵌入式系统基础教程[M].北京：北京航空航天大学出版社，2006：73-134.