基于FPGA的计算机系统接口实验平台的设计与研制

王羽

摘 要

文章分析并介绍了一种基于FPGA的计算机系统接口实验平台设计方案与研制策略，整套方案能够引入全新FPGA器件，对扩大芯片内逻辑密度有重要意义，同时由于系统内置高速收发器、DSP处理片等功能，因此对实现逻辑设计、嵌入式开发、仿真调试等功能有重要作用，对扩大接口设计能力而言是非常重要的，有广阔应用前景。

【关键词】计算机系统接口 FPGA 实验平台 设计

1 计算机系统接口实验平台设计

1.1 功能设计

整套计算机系统接口实验平台在投入使用后首先需要满足调试人员接口设计基本操作技巧的训练，熟练各种工具的使用以及HDL语言用法等，然后通过增加基于HDL逻辑、LCD显示、RS232串行通信等通用接口设计的方式强化调试人员的阶梯训练能力，最后综合应用上述多个模块，由调试人员综合应用接口设计相关技术理念独立完成接口设计方案，提高设计能力。具体而言，系统所需要满足的实验功能应当包括：音频接口设计、网络接口设计、USB外置接口设计、嵌入式主USB接口设计、显示设计、输出接口设计等在内。

1.2 模块设计

基于FPGA的计算机系统接口实验平台实验板上主要配置系统时钟、外部接口、配置电路、供电系统、以及主FPGA芯片器件这五个方面的功能模块。其中，系统时钟的主要功能是对计算机系统接口实验平台提供时钟源支持；外部接口主要功能是通过配置专用接口器件的方式实现与FPGA的可靠连接，构成完整接口电路，并且支持与外部期间的交互式联通；配置电路的主要功能是支持基于FPGA编程操作的实现；供电系统的主要功能是面向整套计算机系统接口实验平台实验板上的所有电路提供电源支持；主FPGA芯片器件则是整套计算机系统接口实验平台的模块核心，可决定系统功能实现情况。基于FPGA的计算机系统接口实验平台硬件结构框图如图1所示。

2 计算机系统接口实验平台研制

2.1 主芯片

整套计算机系统接口实验平台主芯片选型为XC6SLX45T，此类FPGA芯片中共内置4分BANK，各个BANK模块所对应IO通信接口可单独供电，但要求同一BANK模块内部IO工作接口供电高度一致，且与外部接口期间供电要求应当匹配。1#、3#、4#BANK模块IO接口电压均设置为3.3V标准单位，2#BANK模块IO接口电压设计中考虑到该模块需要与FMC扩展接口进行连接，因此按照3.3V以及2.5V标准备选。

2.2 配置电路

整套计算机系统接口实验平台系统共配置3条配置电路通道，第一是通过计算机系统主机经USB外置接口/Jtag进行编程；第二是将配置文件下载并存储于专用SPI Flash模块中，然后上电自动编程FPGA；第三是支持ACE的配置控制器电路，通过ACE配置控制器对计算机系统接口实验平台外部CF卡进行控制，实现对FPGA的配置与通信功能。上述可配置电路期间以菊链方式串接接入，具体方案如图2所示。

2.3 系统接口

整套计算机系统接口实验平台中涵盖多种通用接口，包括USB外置接口、音频接口、网络接口、VGA接口等。其中，音频接口以及VGA接口分别选用AK4520以及AD7125器件。其中，AK4520器件能够支持三类主频模式，并兼具四类串行数据流的模式功能，可实现双声道播放功能，可完全满足计算机系统接口实验平台的音频功能需求；AD7125器件支持基于8位数据宽度的RGB颜色分量，像数点时钟可达到240.0MHz级别，可以满足是平台高清显示的功能需求。USB外置接口平台设计中则保留原平台所应用的PDIUSBD12器件，发挥其体积小、功能多等优势，支持整套计算机系统接口实验平台实现串行接口引擎，数据包发送、数据包接受、数据包终端等多项功能。FPGA器件在USB外置接口相关功能实现过程中主要负责对USB接口控制器进行初始化处理的工作任务，并且还需要对主机经PDIUSBD12器件所发送数据包与指令作出回应。网络接口所选用器件为88E1111，该器件可支持千兆单位网络传输，可满足计算机系统接口实验平台功能需求。

3 结束语

本文提出了一套基于FPGA的计算机系统接口实验平台设计方案，对本方案的设计要点以及平台研制问题进行了概括分析与总结。整套方案综合性能确切，可满足对调试人员的训练要求，且能够提供容量更大、速度更快、硬软件资源更为丰富的功能支持，对进一步提高调试人员计算机系统接口设计创新能力也有重要意义。

参考文献

[1]刘继斌，胡修林，张蕴玉等.高速大容量存储通道的设计[J].华中科技大学学报（自然科学版），2005，33（11）：30-32.

[2]温东新，高清娥，张展等.基于SCSI的存储系统评测平台设计与实现[J].计算机工程，2012，38（05）：47-49，55.

[3]易奇，贾婧，路杨等.iSCSI协议一致性测试研究与实现[J].计算机工程与应用，2014（06）：77-82，134.

作者单位

江苏自动化研究所 江苏省连云港市 222006