高频PCB板制作技巧

杨小平 曹建峰

摘 要：随着光纤通信、高速以太网等网络及智能化嵌入终端产品的不断推出，信息处理的速度越来越高，这对PCB板材、布局、布线工艺提出了更高的要求。文章主要就高频PCB板布线工艺进行了探讨，以适应信息处理的高速化要求。

关键词：高频；布线；工艺；PCB板；高速化

中图分类号：TN98 文献标识码：A 文章编号：2095-1302（2016）07-00-02

0 引 言

PCB（Printed Circuit Board，PCB）板是电子产品的重要电子部件之一，是电子元器件的支撑体，也是电子元器件电气连接的载体。在制作PCB板的过程中，有很多理论上成立的东西，但在工程中却难以实现，尤其在PCB板上存在高频信号和微弱信号的处理时。当PCB板上的信号超过40 MHz时，应该对这些信号线进行特殊的处理。对于更高频率的PCB板，其布线长度、方向和宽度等均有更严格的特殊要求。例如ECL（Emitter Coupled Logic，ECL）等高速数字逻辑门电路，其门传输速度非常高，会在门电路间产生较大的反射信号，在相邻信号线间就会产生相应的串扰，且反射信号会随着门传输速度的提高而增加。此外，由于高速电路的频率较高，功耗和热耗散比较大。因此，在做高速PCB板时需从布局、布线方面重视此问题。本文主要针对高频PCB板的布局、布线、电源等方面，应用具体实例介绍相关的制作技术和方法。

1 元器件布局

制作PCB板时，首先要考虑元器件间的电性能。考虑布线方便和产品的整体性能，在布局时应该把电气关系紧密的元器件尽量靠近，特别针对一些频率较高的元器件间的布线，这些元器件间的连线比较短。对于大功率器件，应尽量和一些小信号器件分开布局，减小对小信号器件的干扰。满足电性能后再考虑其它方面的布局因素。

在高速系统中，首先考虑接地和互连线上的传输延迟时间。系统速度受信号线上的传输时间影响很大。虽然集成电路内部处理速度很快，但由于PCB板上普通互连线上的延迟时间较长，导致系统总延迟时间增加，进而导致系统整体速度下降，这一点在高速移位寄存器、同步计数器等同步器件上尤为明显。因此，如果系统由多块PCB板组成，对于拥有这些特性的高速器件应尽量放在同一个PCB板上，从而避免出现因主PCB板至不同插件板上的时钟信号传输延迟时间不相等而导致移位寄存器等器件产生移位错误的问题。如在高速以太网布局中，以太网芯片DM9000和PH163539的抗干扰电阻电容要尽量贴在芯片周围。

此外，有些特殊元器件在布局布线时有特殊的要求，比如模拟电路中的小信号放大器电路，由于处理的是微弱信号，信号易受干扰，如电源噪声、功率器件等，因此要选用稳压效果较好的电源，同时这些器件应尽量远离大功率器件。如果距离增大了还不能满足要求，则要考虑为这些小信号放大器件进行电磁隔离。对于采用ECL（Emitter Coupled Logic，ECL）工艺的芯片而言，如GLINK芯片，其频率高，功耗大，散热要求高，所以在元器件布局时就应考虑散热的问题，如布局在PCB板边缘，利用设备金属外壳或过热孔散热。这些问题在普通PCB板布局时应该注意，在高频PCB板中更要特别重视，可能会导致由于某个器件因布局不合理而致使整个设备无法工作。

2 地线、电源的处理

如果高频PCB板上的地线、电源布局不合理，可能会产生电磁干扰，导致产品的性能下降，严重情况下可能会导致产品无法正常工作。所以要尽量将电源和地线所产生的噪声干扰降到最低限度，从而保证产品的可靠性。

在电源线与地线之间噪声干扰的主要产生原因是地与电源之间的间隙电容，特别在高频中，电路公式为：

XC=1/（ωC）=1/（2πfC） （1）

式中：XC为电容容抗值；ω为角频率；π为3.14；f为信号频率；C为电容值，单位为法拉。

从式（1）中可以看出，地与电源之间的间隙电容越大，其容抗就越小，噪声干扰也就产生了。可采用以下方法降低地与电源之间的噪声：

（1）增加线宽，降低噪声；

（2）共地处理，降低模数干扰；

（3）在电源或地线层上进行信号线布线。

2.1 增加线宽，降低噪声

加宽电源、地线宽度，能有效的抑制噪声。地线、电源线和信号线线宽的要求是：地线>电源线>信号线。数字电路中，在PCB板上空余的地方采用大面积覆铜处理。在图1所示的物联网综合实训台底板PCB板中的空余处进行了大面积覆铜处理，形成了一个地线网络，大大增加了地线的有效宽度，但模拟电路的地不能这样处理。在频率较高时，也可以把PCB板做成多层板，电源、地线各占用一层，还可以在电源、地线之间加上去耦合电容，进一步降低地与电源之间的噪声。

2.2 共地处理，降低模数干扰

许多PCB板都是数字电路和模拟电路组成的混合电路，数模混合电路的地线间因为信号特性的不同，会相互干扰，因此在布线时要考虑它们之间互相干扰的问题，尤其是地线上的噪声干扰。

模拟电路由于处理的是小信号，因此一般比较敏感，而数字电路的频率高，因此数字电路中的高频信号线要尽可能远离敏感的模拟器件电路。一般设备电源插座只有一根对外地线，即设备对外界只有一个接地接点。而PCB板上的数字地和模拟地是分开的，因此必须在PCB板上进行数、模共地处理。从而减小混合电路带来的噪声干扰。

2.3 在电源或地线层上进行信号线布线

在多层印制板中，一般设置信号层进行信号线布线，但有时会有少量的信号线在信号层无法布完，当然，在信号线层没有布完的信号线不会很多，如果在PCB板上多加信号层，会给生产增加一定的工作量和难度，成本也会增加。针对此种情况，可以考虑把少量的信号线布在电源层或地线层上。此时，首先应考虑电源层，其次才是地线层，这样能保留地线层的完整性。通过减少PCB板的层数也能降低电源与地线间的噪声。

3 布线注意事项

在高频PCB板布线时，由于平行信号线会产生较大的串扰，增加线间距能有效减小串扰，因此平行信号线间需保持较大的间隔。在两条较近的平行信号线间布一条地线，既能增加信号线的间距，又能使PCB板的布线密度保持不变。地线能起到较好的屏蔽作用，从而大大减小由于平行信号线带来的串扰问题。在布线时要避免锐角急拐弯，锐角急拐弯会使传输线的特性阻抗产生突变，致使信号线上产生反射信号，因此信号线一般作圆角或钝角转弯处理。高阻抗能抑制信号线上的干扰，要想得到大的特性阻抗，线宽要求窄，但由于细线不容易制作，综合考虑延迟时间和功耗，一般微带线和带状线选择68 Ω左右的阻抗值。此时各方面性能达到最佳平衡。根据阻抗值和微带线、带状线的特性计算公式就能得到线宽。

以由无锡职业技术学院独立自主开发的2012、2013、2014年江苏省高职院校物联网技能大赛指定产品--物联网综合实训台的底板为例，具体如图1所示。此底板是实训台的核心部件，设备的高频部分均在此底板上。底板是专为FRIENDLY ARM MICRO2440核心板配套的。以板上的网络部分举例，系统采用了DM9000网络控制芯片，它是100 M/10 M自适应的网络芯片，此部分频率较高，对布局、布线要求较高，把DM9000放在ARM核心板和RJ45网口间，减小各部分线的长度。布线应重点注意从芯片出来的RX+/TX+，RX-/TX-差分线对，应保持等长、紧靠、平行，避免交叉。差分线周围不布其他信号线，要求差分线包地处理，包地的周围隔一段距离就要打地孔。布线中，差分线应该优先布，二组差分线布线的好坏轻则影响网卡的网络速度，重则导致网卡无法正常工作。布线时，数据线尽量保持等长，如图1所示。此外，在数据线和其他信号线之间用地隔离可以防止干扰。

4 其它注意事项

不同材质的PCB板对信号的衰减、寄生电容等电特性不同，对于高频PCB板而言，应选用聚四氟乙烯材质作为PCB板的介质层，可以有效降低高频衰耗和PCB板不同层面间的寄生电容，对布线的传输速度影响小，同时，由于电路输入阻抗Z0较小，整个电路的功耗较小。如果是多层板，不同层面的信号线要互相垂直，减小分布电容，降低信号串扰。大电流器件会产生较大的信号干扰，尤其是对于如喇叭、继电器、功率管等小信号模拟器件，把它们的地线分开单独走，以减少对小信号器件的干扰。当高速电路中有相对较长的线，可利用TTL对快速下降边沿采用肖特基二极管箝位方法，减少后级电路的反冲幅度，在高频电路中，要尽量避免上升边缘的过冲现象，采用肖特基二极管箝位，通过箝位使上升边缘的过冲在高电平状态下被相对高的输出阻抗所衰减。此外，高电平状态下的电路和器件的抗干扰能力较强，此问题不会太突出。对于更高速的HCT（高速COMS逻辑门系列）器件，采用肖特基二极管箝位和串联电阻端接方法相结合的方法，能更加明显地改善边缘反冲的效果。

5 结 语

文中仅提出了高频PCB板制作时需要重点注意的几点问题，要设计一块正常工作的高频PCB板还需要多实践，不断在解决问题的过程中提高自己，通过不断努力掌握高频PCB板的设计工艺。

参考文献

[1] 杨玉焓.PCB设计中所遇到的问题及解决方法研究[J].电子技术与软件工程，2016，1（2）135-136.

[2]黄继承，黄继文，彭星波，等.高速电路设计研究[J].通信电源技术，2015（6）：41-44.

[3]侯莹莹，关丹丹.高速PCB中的过孔设计研究[J].电子与封装，2009，9（8）：20-23.

[4]周润景.Cadence PCB设计与制板[M].北京：电子工业出版社，2005.

[5]华腾微电子.高速PCB设计的叠层问题[Z].2002.