王佳鑫
摘 要:随着雷达技术的不断发展以及雷达设备在军用民用领域的普及应用,对于雷达的维修也越来越受到重视。针对雷达这种高度复杂的电子设备的特性,以某型雷达信号处理分机为应用对象,本文结合CPLD与单片机设计了一个检测雷达故障的系统,可检测各功能模块以及通信状态灯故障。经测试实验表明,该设计功能完善,通用性好,具有良好的可拓展性。
关键词:单片机;CPLD;故障检测
中图分类号: TN958.92 文献标识码: A 文章编号: 1673-1069(2016)17-146-2
0 引言
故障检测是指检测判断被测电路是否故障,并判断故障发生的位置。雷达是一种高度复杂的电子设备,故障检测的复杂程度也相对较高。但同时雷达的结构层次明显,由多个系统组成,每个系统一般由有机柜,分机,插件板组成,所以根据雷达的层次化可以分级设计故障检测模型。不同的功能采用不同的检测方法。通常情况下,检测是通过对雷达系统中某些节点上施加一定的激励信号,对电路产生影响和控制,通过被测电路的反馈分析出故障所在位置以及解决方案。雷达工作时,各功能模块之间必然发生信息交互传递。针对某一特定功能模块的检测,可以通过模拟其上位模块对被测模块发送对应的激励信号,再接收被测模块的反馈信息来判断其工作状态是否正常。本文以CPLD与单片机为核心,设计一个实用的故障检测系统,再加入一些外围电路就可以模拟出多种激励信号,从而达到故障检测目的。
1 硬件平台设计
CPLD与MCU结合的实用领域非常广泛,因为其各自的特点。MCU控制能力强,有丰富且强大的指令系统,低功耗,易扩展,价格低廉等优良特性使其成为高性价比控制型芯片。CPLD是一种复杂可编程逻辑器件,用户可以根据各自需要而自行构造逻辑功能的数字积少集成电路,其对数字编码,时序的产生与控制更加方便快捷。结合这两个器件的优点,本文设计了一个简单的硬件框架,如图1所示。
单片机MCU(AT89C55)通过串行通信接口从检测控制端获取检测命令,通过配置单片机波特率发生器,使用9600Bd波特率传输串行数据。MCU的P0口作为8为数据总线,连接至CPLD(Altera,EPM2210)与FIFO。P2口作为8位地址总线与CPLD相连。P1口的P1^0~2三根数据线接入操控机,作为测试结果的状态信号,可表示出8种测试结果。P1^4端口作为对操控机的中断信号,通知其在以上端口读取测试结果。剩下几个P1对端口与CPLD连接作为某些状态使能信号,可自由调配。
CPLD的外部电路主要是被测单元与存储芯片的连接。根据激励信号的不同,CPLD与被测单元(UUT)之间的连接有8位数据线发送并行数据,串行接口发送RS485或RS232串行数据,以及模拟信号等。被测单元的回告信息通过同样接口传回CPLD或者装入外部FIFO。外部FIFO的写数据(WR),读数据(RD),清空(RST),半满/全满(HF/FF)信号连入CPLD,由CPLD控制FIFO的读写。
在测试中,由CPLD按预设信息做出激励信号并发向被测功能模块。根据不同的检测命令,CPLD控制FIFO外部芯片存储被测模块的反馈信息,然后向MCU发出中断信号。MCU收到中断后,从相应的外部取回反馈信息,加以判断来确定是否存在功能模块故障。
2 系统设计
2.1 单片机功能设计
本系统中单片机主要负责接收测试命令,控制CPLD发出各种激励信号,以及最后反馈信息的分析工作。具体流程图如图2所示,单片机通过MAX485差分芯片接收外部的测试命令,上电后,单片机处于等待命令状态,串口处于接收状态,数据线上有数据时,检测字头开始接收数据,通过末尾校验位来判断是否为正确的测试命令。接收到命令后,系统进入检测状态,通过8位并行数据线向CPLD地址发送命令,随即进入等待回告状态。故障检测的原则就是将被测单元反馈的信息与存储在单片机中的正确反馈信息进行比对,如果两组数据一致,向上位机发出中断并告知被测单元无故障,反之,向上位机反馈存在故障的功能模块。
2.2 CPLD设计
CPLD主要任务是在工作时产生检测激励信号以及外部存储芯片的读写控制。根据被测功能模块的不同,激励信号也分为数字信号与模拟信号。相对而言,数字信号容易产生,通过串口或并口输出加到被测单元即可。模拟信号相对复杂,需要通过设计一个波形发生器来完成。脉宽调制PWM(Pulse Width Modulation)时利用数字信号对模拟电路进行控制的一种技术,其实质是对模拟信号电平进行数字编码的方法。通过高分辨率计数器,方波的占空比被调制用来对一个模拟信号的电平进行编码。PWM信号依然是数字信号,在给定的时刻,满幅值的直流供电要么通,要么断。电压或电流源是以一种通或断的重复脉冲序列被加载模拟负载上的。只要带宽足够,任何模拟信号都可以使用PWM进行编码。如图3所示,一个正弦波可以用一些相等幅度但不等宽的脉冲来代替。正弦波被分为N等分,可以看成N个连续的脉冲序列,时间宽度相等,但幅值不等。用矩形脉冲替代是,信号等幅但不等宽,中电重合,面积相等,脉冲宽度按照正弦规律变化,体现在模拟信号中的幅值变化。
使用CPLD实现PWM发生器非常简便,其中包括了计数器,数据比较器,时钟分频寄存器以及占空比寄存器。分频存储器用来存放不同波形所需要的计数器参数,占空比寄存器存放着不同的阈值。当启动发生器时,计数器开始计数,输出和占空比寄存器中的数据进行比较,当计数器输出小于占空比设定值时输出低电平,否则输出高电平。
CPLD控制FIFO(IDT7204)的读写。当激励信号施加在被测单元后,CPLD随即产生FIFO写信号/WR,每个下降触发写操作,被测单元回告的数据写入FIFO。当FIFO中数据量达到半满时,半满信号端口(/HF)输出低电平至CPLD。CPLD发中断给单片机,告知FIFO数据已准备好可以进行读操作。MCU从指定地址读取数据,地址线在CPLD中合成出FIFO的读信号/RD。
3 结束语
MCU+CPLD结构是很多电子系统设计的一种基本框架,MCU可以实现复杂的控制与检测,CPLD可以灵活的实现外围扩展电路,弥补了MCU相应速度慢等问题,两者互补性强。本设计通过对某型雷达故障检测实验中得到了成功的应用。通过对外围电路以及CPLD逻辑的改进,系统可满足不同应用场合,可移植性强。
参 考 文 献
[1] 杨志鹏,王世尧.基于CPLD的单片机之间的通信接口设计[J].厦门:电脑开发与应用.
[2] 黄正谨.CPLD系统设计技术入门与应用[M].北京:电子工业出版社,2002.
[3] 王志鹏.可编程逻辑器件开发技术[M].北京:国防工业出版社,2005.