一种降低NAND FLASH VT向下偏移的方法

张 红(上海交通大学微电子学院,上海 200240）



一种降低NAND FLASH VT向下偏移的方法

张 红
(上海交通大学微电子学院,上海 200240）

摘 要：NAND FLASH某一产品在经过高温处理后backup rom中存放关键信息参数表和坏块信息的word line X 出现VT向下偏移的现象，因此而导致的良率损失大约1%。经过诸多实验分析，发现通过对backup rom的所有word lines进行三次循环的SLC擦除和写入,然后在word line X-1和word line X+1 相邻word line上写入All00数据后，可以降低word line X VT向下偏移的现象，从而满足了测试规格需求，提升产品的良率。

关键词：NAND FLASH；VT向下偏移；良率提升

0 引言

本公司某产品发现经过高温处理后，backup rom出现VT向下偏移的现象，本公司属于封装测试工厂，在测试和封装过程中，都存在高温处理的流程。该问题在晶圆级别测试中导致的良率损失约为1%，然而有的晶粒的VT向下偏移出现在封装制程之后，一颗包含四颗晶粒或八颗晶粒封装好的芯片，因为其中一颗晶粒出现VT向下偏移而导致整个芯片被判断为失效，浪费了其它好的晶粒，增加了生产成本，于是解决该产品的VT向下偏移问题成了刻不容缓的课题。同时也将该问题反馈给晶圆制造厂，物理失效分析发现有VT向下偏移的问题晶圆，Na+沾污高是首要的原因，还有其它方面的原因还在调查中。为了减少Na+沾污的问题，晶圆制造厂改善制程，在干性蚀刻的清洗步骤之后先跑几片无用的晶圆，再跑正常的晶圆，但依据测试的结果来看，这种制程改善对于VT向下偏移的问题解决很有限，依然有VT向下偏移的问题晶圆出现。所以现在只能从测试方面去思考如何彻底解决该问题。

1 失效机理假设

对于backup rom在高温处理后出现VT向下偏移的电子的泄露路径做了以下三点假设[1,2]：

电子从浮栅极FG向控制栅极GC泄露。这种泄露的可能性比较低，因为在浮栅极FG和控制栅极GC间有一层绝缘层ONO，即使电子从浮栅极中泄露出来，进入到ONO层也会被氮化物所捕获，进而电子依然停留在有源区AA和控制栅极GC之间，这样仍旧可以保证正常的VT状态。

电子从浮栅极FG向有源区AA泄露。这种泄露的可能性是有的，从晶圆制造厂的物理失效分析结果来看，VT向下偏移的晶圆Na+沾污高，如果Na+进入硅衬底，在读取过程中，衬底和控制栅极之间存在正向电势差，可以将浮栅极FG中的电子吸引过来，导致电子泄露VT出现向下偏移。

电子从浮栅极FG向浮栅极FG泄露，这种情况有两种方向，一种是相邻两根wordline和wordline之间的FGFG间泄露，还有一种是同一wordline上相邻两根bitline之间的FGFG泄露。第一种可能性大一些，因为backup rom中是每隔N根wordline才写入所需要备份的数据，那么在我们需要的wordline X旁边的wordline X-1和X+1是没有数据的，这样就在X和X-1/X+1之间形成了电势差，由于耦合效应，可能导致电子在X和X-1/X+1之间产生泄漏，从而出现VT向下偏移。

以上三种情况目前还只是建立在推理假设上，晶圆制造厂还没有找出最终的根本原因来解释失效机理，现在要面对的问题是如何通过这些假设情况用测试方法来消除这个问题。

2 解决方案

经过测试数据分析，发现VT向下偏移只出现在backup rom中，而主区域里面不存在这个问题，区别是主区域在此测试之前有多次的擦除和写入动作，这个发现给了我们启示。综合以上假设和启示，应用到实验中数据得出，通过以下方法可以大大缓解word line X VT向下偏移的现象，从而满足了测试规格需求。实验流程如下：

（1）查看backup rom的word line X VT分布；

（2）3次高温流程处理后再查看word line X VT分布；

（3）对backup rom的所有word lines进行三次循环的SLC擦除和写入，再查看word line X VT分布；

（4）擦除backup rom再对word line X-1和word line X+1写入All00数据，然后对word line X写入本该需要的参数表和坏块信息的数据，再查看word line X VT分布；

（5）3次高温流程处理后查看word line X VT分布；（6）小时175C烘烤后查看word line X VT分布。

结果显示这样降低了word line X VT向下偏移的现象，满足测试规格需求，如图1所示。同时不会大幅度增加测试时间，三次擦写时间为4秒，相邻word line写入只需要1秒。然而出现了一个新问题，写入串扰，图1中VT分布左边出现了一个小波峰，这是由于word line X-1和word line X+1写入条件不合适引起的，接下来只要通过试验验证来确认新的写入条件，消除word line之间的写入串扰，这个方案就可以用到实际测试中了。

3 结论

很多时候产品出现问题，晶圆制造厂查找根本原因速度慢、难度大，即使找出了问题所在，要改善制程也是个非常耗时的过程。这就急切需要我们从测试的角度消除缺陷，在保证测试覆盖率的情况下满足客户的需求。本文就是在晶圆制造厂还没有找到根本原因的情况下，通过改善测试方法解决VT向下偏移的良率损失，并且不影响产品的生产效率，为公司更早的赢得更多利润。

参考文献：

[1]王蔚,田丽,任明远.集成电路制造技术：原理与工艺[M].电子工业出版社,2013(07).

[2]Donald A.Neamen著.半导体物理与器件[M].电子工业出版社,2011(11).

DOI:10.16640/j.cnki.37-1222/t.2016.02.238