一种极低静态电流LDO线性稳压器的设计

杨学硕+陆铁军+宗宇

摘 要： 在此设计一个具有560 nA静态电流、150 mA驱动能力的低压差线性稳压器。该LDO采用TSMC 0.18 μm混合信号CMOS工艺，输出电压是3.3 V，输入电压为3.5～5 V。低静态电流LDO电路的设计难点是频率补偿和瞬态响应，这里通过引入一个带有负反馈的动态偏置缓冲器，不仅保证了系统在空载到满载整个负载范围内的稳定性，还极大地改善了低静态电流LDO的瞬态响应问题。仿真结果表明，全负载范围内相位裕度最小为65.8°，同时最大的瞬态响应偏差小于10 mV。

关键词： LDO； 低静态电流； 频率补偿； 瞬态响应

中图分类号： TN43?34 文献标识码： A 文章编号： 1004?373X（2015）20?0125?04

Design of ultra?low quiescent current LDO

YANG Xueshuo， LU Tiejun， ZONG Yu

（Beijing Microelectronics Technology Institute， Beijing 100076， China）

Abstract： A low dropout regulator （LDO） with quiescent current of 560 nA and drive capability of 150 mA was designed. The TSMC 0.18 um mixed?signal CMOS technology is adopted in LDO， whose output voltage is 3.3 V and input voltage is 3.5～5 V. The design difficulties of LDO circuit with low quiescent current are frequency compensation and transient response. A dynamic?biasing buffer with negative feedback is introduced to ensure the stability in all load conditions of the system， and improve the transient response of low quiescent current LDO. The simulation results show that the minimum phase margin in all load conditions is 65.8°， and the maximum deviation of transient response is less than 10 mV.

Keywords： LDO； low?quiescent current； frequency compensation； transient response

0 引 言

随着智能手机、PDA、笔记本电脑等便携式电子产品在日常生活中的普及，LDO线性稳压器因低噪声、低功耗、高电源抑制比、线路成本低等优点，而得到广泛的应用。对于便携式电子设备而言，续航时间是一个十分重要的指标，因此需要降低电路的静态电流从而增加电池的使用时间。在CMOS电路中，LDO大部分时间都工作在低负载情况下，所以轻载下的静态电流消耗在一定程度上决定着电池的寿命。但是，低静态电流会导致误差放大器的摆率降低，使瞬态响应变差，同时会增加频率补偿的难度，所以必须在功耗和瞬态响应之间做合理的折中。本文针对上述问题，提出了一种低静态电流LDO的方案，该LDO在空载情况下仅消耗560 nA的电流，并能够驱动150 mA的负载。该电路的创新点在于误差放大器的设计和频率补偿。空载时误差放大器工作在浅饱和区，在不使用大的倒比管的情况下，仅需很小的静态电流，就可保证系统的稳定和直流增益，并配合改进的极点?极点追踪的频率补偿，使得LDO在全负载范围内都能保持稳定。由于负载电容的加入，即使空载时静态电流很小，电路在从满载向空载跳变，空载向满载跳变时，过（欠）冲电压都不会很大。

1 电路设计

由于MOS管的等效输出阻抗ro随漏源电流IDS的减小而增大，并且 MOS管的跨导gm随着漏源电流IDS的减小而减小，因此无论是差分放大器、共源级放大器还是源跟随器，它们的等效输出阻抗都随偏置电流的减小而增大。所以在低静态电流LDO中，受到误差放大器尾电流的限制，无法将放大器的极点推到较高的频率上；而且输出极点随负载电流的增大而增大，大概有6个量级的变化，因此低静态电流LDO的一个设计难点是：全负载范围内的系统稳定性[1]。同时尾电流的限制会使得放大器的摆率降低，所以低功耗LDO的另外一个设计难点是：瞬态响应。本文通过引入一个带负反馈的动态偏置缓冲器，不仅解决了LDO频率补偿难的问题，更极大地改善了LDO的瞬态响应。

1.1 缓冲级的设计

对于一般的LDO来讲，通常由3个部分构成：误差放大器、功率级、采样电阻网络。为了增加LDO的驱动能力，功率管的尺寸会比较大，寄生电容也很大，同时误差放大器的输出阻抗又很高，所以很多LDO还会在误差放大器和功率管之间插入缓冲级，使原来的低频极点分裂为2个高频极点。在本文所提出的设计方案中，将引入缓冲级，来降低频率补偿的难度，同时改善瞬态响应。

图1 不同器件类型的缓冲级

如果缓冲级采用NMOS管，如图1（a）所示，则需要考虑LDO处于空载时的情况。为了保证电路的驱动能力，功率管尺寸通常都很大，此时功率管栅源电压的绝对值小于PMOS管阈值电压的绝对值[VTHP]，功率管只有工作在亚阈值状态才能将漏源电流降到只有采样电流的大小。假如NMOS管的阈值电压[VTHN]大于PMOS管的阈值电压[VTHP]，那么为了让功率管处于合适的工作状态，NMOS管的栅端电压Vo，EA需要高于电源电压，这显然超出了误差放大器的输出电压范围。而且在标准N阱CMOS工艺中，NMOS管的衬底都统一和地相连，NMOS缓冲器的源端电压会随着电源电压的上升而上升，它的阈值电压也会变大。因此在电源电压接近其最大值时，更容易导致关断功率管所需要的栅端电压超出误差放大器的输出范围[2]。因此缓冲器采用PMOS管来实现，如图1（b）所示。

对于源跟随器连接方式的PMOS管，输出阻抗为[1gm]，为了进一步降低缓冲级的输出阻抗，Al?Shyoukh提出了一种方式[3]，如图2（a）所示，用一个三极管构成负反馈，此时的输出阻抗为：

[ro=1gm（1+β）] （1）

但是在单阱CMOS工艺中，不提供NPN器件。考虑到工艺的兼容性，本文使用NOMS替代NPN，如图2（b）所示。此时的输出阻抗变为：

[ro=1gm21gm1ro1] （2）

虽然负反馈的引入会增加额外的电流开销，但是相对于它对输出阻抗降低所做出的贡献，也是值得的。

图2 带有负反馈的缓冲级

所谓的动态偏置缓冲器，就是让缓冲器的偏置电流和负载电流相关。只需在原来的偏置电流的基础上，再加入一个PMOS管，使PMOS的栅源和功率管的栅源连在一起，如图3所示。这样，缓冲器的输出极点也会跟随输出极点的变化而变化，降低频率补偿的难度。更重要的是，LDO的摆率也会随着偏置电流的变大而变大，从而改善瞬态响应，而且这种方法不会增加电路在空载时的电流消耗。

图3 带有负反馈的动态偏置缓冲级

1.2 误差放大器的设计

误差放大器是LDO线性稳压器的核心模块，它的直流增益决定着输出电压的精度。如果误差放大器使用一级结构，低频增益小，电路的直流参数不会太好；由于电路引入了缓冲级，所以再使用两级或者两级以上的放大器，不仅增加了对地的支路电流，而且会使系统的频率补偿方案变得复杂。因此，本文采用折叠式共源共栅结构的运放，在不增加误差放大器级数的同时，能够提高电路的直流增益。

在设计中为误差放大器分配200 nA的电流，为了保证电路的直流增益，会使用比较大的沟道长度。如果电路仍然工作在强反型区，这样小的电流，会使电路的宽长比很小，若采用很长的沟道长度，模型不够准确。因此，本文采用折中方案，选取10 μm的沟道长度，误差放大器工作在弱饱和区，VGST为0.1 V。

1.3 频率补偿

由于电路的驱动能力比较大，为150 mA，而静态电流的设计目标需要控制在1 μA以内。一般的数字模块都希望供电电压瞬间的最大波动[4]不大于10%。如果没有片外电容，并且负载从满载跳变到空载时，受到静态电流的限制，电路的摆率较低，此时会产生比较大的过冲，且稳定时间较长，很可能会破坏后续电路。因此在本文的设计中，引入了1 μF的片外电容。

在补偿之前，该LDO是一个三极点的不稳定中，ro1是误差放大器的输出阻抗，C1是节点X的寄生电容。rout是LDO的输出阻抗，CL是负载电容。该LDO的原理图如图4所示。

图4 LDO的原理图

[Po1=1ro1C1] （3）

[P2=1ro2CGG，POW=gm16（gm15ro15）+gm14CGG，POW] （4）

[PPOW=1routCL] （5）

输出极点频率随负载电流的变化而变化。由于缓冲器的极点和它的偏置电流有关系，当增加它的偏置电流时，其输出极点频率也变大。为了保证Y点的极点频率始终在单位增益带宽之外，本文利用M14管来调整缓冲器的尾电流，从而进一步衰减其输出阻抗，使得Y点的极点P2随着LDO的输出极点PPOW的变化而变化。为了进一步分离PEA和P2，采用米勒电容CC降低PEA的极点频率。具体的实现方式如下：M10，M14的栅源和功率管的栅源连在一起，所以缓冲级的尾电流与负载电流成正比。M10，M14的宽长比为1∶2，并且M9，M13的宽长比也为1∶2，从而可以保证M15和M16的电流比始终相同。虽然电路的静态电流很小，但通过合理得设置参数，采用倒比管，仍能保证所有的器件都工作在饱和区。

经过上面的补偿，缓冲器输出端的极点P2始终在单位增益带宽之外。在轻载状态，输出端的阻抗非常大，输出极点成为电路的主极点，此时环路带宽也很窄。在重载状态，输出极点被推到高频上，误差放大器的输出极点成为电路的主极点。在上述两种极端负载情况下，都很容易得到单极点系统。相位裕度最小的情况出现在介于空载和重载之间的中度负载情况。其中最小的相位裕度[3]为：

[PMmin=4gm1ro1CCC1] （6）

实际上，1 pF的米勒电容就可以保证系统的稳定性。并且，后面的仿真结果将会验证电路在整个负载范围内的稳定性。

2 性能仿真验证

本文利用Cadence公司的Spectre软件以及TSMC的0.18 μm混合信号模型库进行了系统仿真。

图5为LDO在不同负载条件下的环路增益，以满载150 mA，1 mA、空载为例进行了仿真。图6为不同负载条件下，LDO的相位裕度，进一步证明了前面的理论推导，LDO在中度负载时，相位裕度最小；在满载和空载时，相位裕度接近90°。其中，最小相位裕度为65.8°，因此LDO在整个负载范围内都能保持 稳定。

图7为LDO的瞬态响应曲线，负载接有1 μF的片外电容。当负载电流从空载跳变到满载时，欠冲电压只有0.5 mV；当从满载跳变到空载时，过冲电压也仅只有8.1 mV，稳定时间需要75 ms，但是电路的过冲不足0.3%，所以这并不影响电路的使用。

图8是不同负载条件下的静态电流曲线。在空载状态下，仅仅消耗558 nA的静态电流；在满载时，需要消耗62 μA的静态电流。对于CMOS电路来讲，电路大部分时间工作在空载的状态下，或是非常小的负载电流下，该小电流由CMOS电路的漏电引起。所以，本文设计的LDO的静态电流指标，具有很大的优势。在表1中，列举了本文与参考文献中的LDO的电特性对比情况[5]。

图5 不同负载条件下的环路增益

图6 不同负载条件下的相位裕度

图7 LDO的瞬态响应曲线

图8 LDO在不同负载条件下的静态电流曲线

表1 本文与参考文献中的LDO的电特性对比情况

3 结 语

本文针对低静态电流LDO设计的两大难点：频率补偿和瞬态响应，提出了相应的解决方案。

该LDO采用极点?极点追踪补偿方法，在全负载条件下，系统都能保持稳定。当LDO的负载从满载到空载跳变时，稳定时间较长。由于过冲很小，不足输出电压的0.3%，所以并不影响使用。若要缩短瞬态响应时间，就不可避免得要增加电路的静态电流，这是低静态电流LDO尽量要避免。所以缩短LDO稳定时间，也是接下来继续研究的问题。本文在文献[3]的基础上做了结构改进。仿真结果进一步表明本设计在性能指标上有很大突破。该指标优于现在市场上主流低静态电流LDO芯片，具有重要实践意义。为了实现该芯片的IP化，也会继续研究无片外负载电容的低静态电流LDO。

参考文献

[1] 叶强，来新泉，袁冰，等.一种采用新颖的双重自适应补偿的低静态电流LDO稳压器的设计[J].半导体学报，2008，29（10）： 2057?2063.

[2] 王忆，何乐年.CMOS低压差线性稳压器[M].北京：科学出版社，2012.

[3] AL?SHYOUKH M， LEE H， PEREZ R. A transient?enhanced low?quiescent current low?dropout regulator with buffer impedance attenuation [J]. IEEE Journal of Solid?State Circuits， 2007， 42（8）： 331?334.

[4] 崔传荣.新型低功耗无片外电容LDO[D].杭州：浙江大学，2008.

[5] CHONG S S， CHAN P K. A 0.9 μA quiescent current output?capacitorless LDO regulator with adaptive power transistors in 65 nm CMOS [J]. IEEE Transactions on Circuits And Systems， 2012， 60（4）： 12?17.

[6] 胡安琪.LDO线性稳压器的选择与应用[J].世界电子元器件，2014（4）：45?49.