但小莉
【摘要】 本文主要介绍了在LTE系统的RRU设备中射频本振的设计的指标分解和选型过程做了较为详细的阐述,帮助设计者提供系统指标分解和锁相环器件选型的基本方法。
【关键词】 射频本振 指标分解 相位噪声 EVM
一、问题的提出
无线通讯中,基站的核心功能是完成射频和基带信号之间的频率变化,频率变化需要提供本振信号完成上下变频的功能。为满足系统指标,如何确定本振的指标参数是否满足系统要求?怎样选择合适的器件,达到预定的指标?本文较为详细的阐述射频本振锁相环设计的设计过程。
二、解决方案
2.1发射链路对本振的要求
本振的相位的噪声影响系统的发射调制精度。LTE系统3GPP要求64QAM调制模式下发射的调制精度:EVM≤8%。
影响EVM的因素主要有:数字中频、发射通道非线性、本振相位噪声等,具体指标分配为:
中频输出的EVM为:2.5%;发射通道的噪声和非线性的EVM为:2.5%;本振的相位噪声为:2%;其它因素的EVM:1%;系统分配本振对EVM的影响要求:EVM<2%。
假设相位误差很小,则EVM和相位误差的关系可由下式表示:
均方根相位误差等于相位噪声在整个频率里的积分,根据图 1相位噪声频谱图,我们得到相位误差RMSnoise和相位噪声的关系如公式(2)。
根号下的第二项很小,考虑实际的值往往比我们估算的值稍差一点,忽略第二项。因此,我们在近似计算时,取p=4,则(2)式可以近似为:
其中fc为环路带宽,k为相位噪声。RMSnoise=1.15°,带到(3)式中,当环路带宽选择10KHz时,得到:-79.37dBc/Hz@offset10kHz。当环路带宽如果取1KHz时,得到:-69.37dBc/Hz@offset1kHz。取5dB的余量,则带内的相位指标要求为 :-75dBc/Hz@offset1kHz,-85dBc/Hz@ offset10kHz。
PLL带外的相位噪声主要由VCO的相位噪声决定,对于VCO在转角频率外以20dB/Decade恶化,VCO的转角频率一般都在1k以内,根据带内的相位指标可以得到远端的相位噪声要求为:-105dBc/Hz@offset100kHz,-125dBc/Hz@ offset1MHz。
2.2接收链路对本振的要求
由于倒易混频的影响,本振的相位噪声对接收链路的ACS、阻塞和交调指标都有影响,由于ACS指标的干扰信号离有用信号最近,对本振的相位噪声要求最严格,以ACS指标作为接收指标对相位噪声指标的依据。
邻道选择性指标要求:有用信号功率为-100dBm,干扰信号中心频率偏离有用信号所在信道边缘的距离为2.5025MHz时,系统能够在干扰信号平均功率≥-47dBm的情况下满足吞吐量的指标要求。
设基带对应的信噪比要求为2dB,故系统允许的最高噪声功率为-102dBm。
噪声功率分配:
1、热噪声功率按60%计算;
2、通道非线性互调产生的噪声占总噪声的5%;
3、镜频产生的噪声占总噪声的5%;
4、本振倒易混频产生的噪声为-107.5dBm,占总噪声的30%;
本文主要对本振倒易混产生的噪声进行分析。接收链路中倒易混频的产生按照5M的ACS计算,信道两侧各存在0.25MHz的保护带,偏移本振0.5025MHz-5.0025MHz范围的相噪为-107.5-(-47)=-60.5dBc,考虑1.5dB余量,即积分相位噪声不超过-62dBc。
考虑到偏离本振频率较近,相位噪声不能近似为平坦直线,做折线近似,假设相位噪声1MHz处比500kHz小5dB,5MHz比1MHz处小15dB。计算得要求的单边噪声功率谱密度为:-124dBc/Hz@1MHz。
通过以上接收链路和发射对本振的要求,得到系统相位噪声的要求为:-75dBc/Hz@1kHZ,-85dBc/Hz@10kHZ,-105dBc/Hz@100kHZ,-125dBc/Hz@1MHz。
根据系统要求,如何根据锁相环芯片的数据手册,估算是否能够达到我们期望的指标?
对于带内的相位噪声,锁相环贡献的噪声主要由锁相环的归一化噪底(PN1Hz)、鉴相器噪声和N分频器的噪声贡献。
用公式(4)进行估算:
系统噪底(Synthesizer Phase-Noise Floor)如图 2所示是-172dBc/Hz,此值是带内噪声减去20log(N)后的值,也就是PH1HZ+10log(Fcomp)=-172dBc/Hz的值,根据上面的测试条件,鉴相频率为25kHz的情况下测试,则得到PH1HZ=-172dBc/Hz-10log(Fcomp)=-216dBc/Hz。根据此参数可以估算带内的相位噪声理论值。
根据公式(4),得到如果在参考频率为10M,鉴相频率2M,输出频率1878M情况下的带内噪声为:-216dBc/ Hz+59.5+63=93.5dBc/Hz。
环路滤波器的带内对参考的噪声是没有抑制的,还需再加上参考的噪声归一到输出频率上的噪声,系统选用的10M参考在1kHZ和10kHZ上的噪声分别为-130dBc/Hz,-140dBc/Hz,则根据公式(5),可以估算参考带来的噪声:
1kHz的噪声:-130dBc/Hz+20*log(187.8)=-85dBc/Hz
10kHz的噪声:-140dBc/Hz+20*log(187.8)=-95dBc/Hz
带内的噪声加上参考的噪声后就是理论上应该得到:
1kHZ的噪声:-93.5dBc/Hz-85dBc/Hz =-85dBc/Hz
10kHZ的噪声:-93.5dBc/Hz-95dBc/Hz =-91dBc/Hz
对于带外的相位噪声主要由VCO决定。从图 4给出的数据可以估算出带外的相位噪声分别为:
100kHZ的噪声:-110dBc/Hz
1MHZ的噪声:-133dBc/Hz
通过以上器件选型估算,得到器件输出评估值:-85dBc/ Hz@1kHZ,-92dBc/Hz@10kHZ,-110dBc/Hz@100kHZ,-133dBc/Hz@1MHz。
对比系统对本振的要求,选用的锁相环芯片在参考频率为10M,鉴相频率为2M的情况下,满足系统使用的要求。通过实践验证,本振实现指标满足估算值,经过整机性能的测试,本振性能指标也均满足上下行性能指标要求。
三、总结
本文为射频本振的设计者提供设计参考,帮助设计者理解射频本振在系统中的地位和本振指标的由来。为设计者提供了锁相环器件选型的基本方法。
参 考 文 献
[1]《PLL Designer》, Dean Baneriee