基于CY7C68013A和FPGA的4路数据采集系统设计

智 丹，石云波，董胜飞，陈艳香，杨志才

（中北大学 电子测试技术国家重点实验室 仪器科学与动态测试教育部重点实验室，太原 030051）

数据采集系统是计算机智能仪器与外界物理世界联系的桥梁，是获取信息的重要途径。通常数据采集系统主要通过RS232接口、RS485接口、ISA总线、PCI总线或EPP/ECP实现数据传输。采用传统接口的数据采集设备存在以下缺陷：安装麻烦；价格昂贵；受计算机插槽数量、地址、中断资源的限制，可扩展性差，而通用串行总线USB的出现，很好地解决了这些问题[1]。

USB设备具有即插即用、接口数目多、数据传输速率快等优点，USB2.0最快可达到480 Mb/s，能够满足高速采集系统的要求。如果采用单独的USB接口芯片，需要研发者对USB协议有十分全面的了解，并且能够熟悉应用才能更好地处理USB总线事务，这无疑加大了编程设计人员的开发难度、延长了产品的开发周期[2]。CY7C68013A是一个内部嵌入微处理器的USB2.0接口芯片，支持USB2.0协议，只需要配置访问一些寄存器和存储器，就可以完成对USB数据口的数据传输，进而简化了程序的设计，提高传输速率，增强了可靠性。

文中提出了一种基于CY7C68013A和FPGA数据采集系统的设计方案，主要完成弹体侵彻试验中加速度信号的采集存储，供其试验后回收原始数据，通过上位机软件在PC机读取弹体侵彻中获得的原始数据并对其进行拆分以及绘图，进而供试验后对其数据分析，从而对弹体侵彻试验的各项指标进行评估和验证。

1 系统总体设计

本文设计的数据采集系统主要由前端信号调理、数据采集存储和数据传输3大部分组成。控制单元采用的FPGA是Xilinx公司生产的XC2S30芯片，该芯片拥有高达60个I/O口数量，216个可编程逻辑模块，24 KB的双口RAM。它的内核采用低电压2.5 V供电，有静态功耗低、成本低等特点。XCF01S作为它的配置芯片，由外部20 MHz的晶振提供时钟信号。系统总体设计原理如图1所示。

图1 系统结构框图Fig.1 System structure diagram

系统外部供电采用5 V，经电源转换模块转换成 2.5 V、3.3 V 电压，分别给 FPGA 内核、FPGA I/O及其它电路模块供电。4路传感器信号先经前端信号调理模块放大调理，然后送入数据采集模块。FPGA控制A/D转换器对输入模拟信号进行模数转换并进行采集，再按照一定的帧格式存储到Flash芯片中。数据传输过程中，上位机软件通过USB口发送读数指令，经CY7C68013A以一定的帧格式传给上位机，将Flash存储器中的数据读到上位机显示并分析处理。

2 系统硬件设计

2.1 前端信号调理模块

前端信号调理模块主要由RC高通滤波电路、运算放大电路、电压跟随电路组成。

在弹体侵彻试验中，传感器信号主要为高频冲击信号（＞1 kHz），YZ1-和 YZ+为传感器的差分信号输入端，在信号输入端接RC高通滤波电路，可以很好地消除传感器零位偏差对输出零位的影响，如图2所示。

图2 信号调理电路Fig.2 Signal conditioning circuit

由于输入信号比较微弱，需要经过运算放大电路对其进行放大后再进行采集。本系统采用ADI公司的AD8226芯片，对信号进行放大调理。AD8226支持单电源供电，配置方便，仅需要一个外部电阻来设置增益，增益范围为1～1000，增益为50时，带宽约为30 kHz。电路中放大倍数的计算公式为可以通过调整RG1的阻值来改变电路的放大倍数。

基准电压跟随电路主要是为4路AD8226芯片的REF引脚提供1.25 V的基准电压，将AD8226的有效输出范围调至0～2.5 V，实现对正负差分信号的有效放大。经过AD8226放大的输出信号进入电压跟随电路，可以提高带载能力，实现前后信号隔离，提高抗干扰能力。接着信号进入RC低通滤波电路去除高频噪声之后输出给A/D转换器。

2.2 数据采集模块

本系统数据采集采用的是ADI公司的4通道12位A/D转换芯片AD7934，它采用5 V供电，内置1个精确的2.5 V片内基准电压源，可用作模数转换的基准电压源[3]。该芯片拥有1个高宽带、低噪声的差分/保持放大器，可以处理高达50 MHz的输入频率，采样的吞吐率可达1.5 MS/s。本设计中利用外部提供的时钟信号，在20 MHz时钟工作频率下，采样率达150 kHz。AD7934的外围电路如图3所示。

图3 AD7934的外围电路Fig.3 Peripheral circuit of AD7934

2.3 数据传输模块

数据传输采用的是Cypress公司生产的EZUSB FX2LP系列的CY7C68013A，该芯片将USB2.0收发器、串行接口引擎（SIE）、增强的8051单片机及各种外围接口集成于一体[4]。拥有480 Mb/s的高速传输速率和12 Mb/s的全速传输速率，芯片能自动检测高速主机，并切换到高速模式下。

CY7C68013A的数据传输有3种不同的工作模式：GPIF主控模式、Slave FIFO模式和Ports模式。其中可编程接口GPIF模式是主机方式，可以通过软件编程读写控制波形，几乎可以对任何8/16 bit接口的控制器、存储器和总线进行数据的主动读写，传输速率快，灵活性非常强[5]。本系统采用的就是通过GPIF模式来实现FPGA与外围设备的数据通信。CY7C68013A与FPGA连接图如图4所示。

图4 硬件连接图Fig.4 Hardware connection diagram

3 系统软件设计

3.1 FPGA程序设计

本系统FPGA的程序设计在Xilinx的ISE10.1开发环境中用VHDL语言实现，FPGA主要程序模块有A/D采集控制模块、Flash存储控制模块、CY7C68013A传输控制模块等。FPGA与AD的接口程序根据AD的时钟输出信号将AD输出的数据正确存入FPGA的FIFO中，为了便于数据的存储和分离，模拟量经AD7934转换后的数字量需要按照一定的编码方式进行编码，本设计转换的数据采用如表1所示的通讯数据帧编码方式进行编码。

表1 通讯数据帧编码方式Tab.1 Encoding of communication data frame

由表1可知，一帧数据为14个字节，A0为低字节，A13为高字节。A0～A1为帧头，用于数据处理时判断数据帧的起始位置；A2～A5为帧计数，用来判别采集数据的数据量和验证存储数据的完整性；A6～A13字节为4路数据，其中2个字节构成1路数据，分别对应每个通道采集到的模拟信号。

FPGA将编码后的数据存储到Flash中，本系统采用的Flash存储器是SAMSUNG公司生产的K9K8G08U0E，该芯片是一种NAND Flash Memory，具有1 G×8 bit的数据存储空间和256 Mb的空闲空间，空闲空间可以用来存储坏块信息及其它分区划分信息。FPGA控制Flash数据存储流程如图5所示。

在FPGA将FIFO中的数据存入Flash之前，FPGA先对Flash进行检测，判断存储空间是否有数据，如果为空则进行写入，如果有数据则停止写入，并通过LED闪烁警示，这样可以防止已回收的存储器由于误启动造成侵彻数据被覆盖、丢失。写入数据时，先向Flash写数据命令80H，然后写入数据存入的具体地址，之后执行写入命令10H，此时Flash开始进行写入数据工作，此时R/B信号呈现低电平，表示Flash处于写数据的工作状态，待R/B信号变为低电平时，表示Flash写数据的工作状态结束。最后，读取状态寄存器，如果I/O0＝0则说明数据写入成功，反之写入失败。

图5 Flash数据存储流程图Fig.5 Flow chart of flash data storage

3.2 PC应用程序设计

应用程序主要包括动态链接库和操作界面程序，其中动态链接库只需调用DLL68013.dll封装的API函数，先将DLL68013.dll复制到系统盘的“C：WindowsSystem”下面，然后在Visual Basic的集成编程环境下的模块Module中对引用动态链接库DLL68013.dll的API函数进行声明，通过调用通用驱动程序来完成对外设的控制和通信[6]。操作界面程序采用Visual Basic来编写完成，所实现的功能包括对USB设备连接、设备检测、数据回读、数据擦除、分析处理等。

4 实验验证

利用信号发生器向4路模拟输入端输入1 kHz峰峰值为20 mV的正弦信号，采集系统对此测试信号进行采集、模数转换、编帧和存储，将存储的数据通过USB上传给上位机，通过上位机软件对采回的4路数据进行分离、分析绘图，绘图如图6所示，可以清楚地看到4路正弦曲线。通过多次连续的采集和分离数据测试，验证了系统的准确性和可靠性。

图6 4路数据验证曲线Fig.6 4-way data validation curve

5 结语

本文基于CY7C68013A和FPGA设计的4路数据采集系统，能够对传感器信号进行实时采集、存储，通过采用CY7C68013A接口与上位机进行通信，实现了回传数据、存储、显示并分析数据的功能。通过实验验证，该系统具有体积小、传输速率快、高采样率、高可靠性、功耗低等特点，可广泛应用于弹体侵彻试验中对加速度信号的采集存储。

[1]贾宝金.基于USB的数据采集系统的研究与设计[D].河北：河北工业大学，2007.

[2]李俊萍，靳鸿，张艳兵.基于CY7C68013A的存储器测试台的USB 通信设计[J].电子器件，2014，37（2）：361-366.

[3]杨小勇，葛彦麟，毛瑞娟.基于FPGA+A/D的数据采集设计及验证[J].西安邮电学院学报，2011，16（1）：98-102.

[4]吴磊，郭超平，申世涛.基于CY7C68013与FPGA的便携式数据采集系统[J].计算机应用，2012，32（S1）：164-166.

[5]付斌，丁月宁，黄勇，等.基于USB的便携式导弹导航遥测舱数据采集系统设计[J].计算机测量与控制，2014，22（3）：790-792.

[6]代月松，董力科，孙正席，等.基于CY7C68013A的并口转USB口数据采集系统设计[J].电子设计工程，2011，19（16）：42-44.