高频快速锁相源设计

王昊，沙莎

（1.长春理工大学 电子信息工程学院，长春 130022；2.吉林东光奥威汽车制动系统有限公司，长春 130012）

近年来在陆、海、空等各大通信领域，无线电通信都发挥着重要的作用，无线电通信系统可以使己方得到更好地保护，同时能够有效破坏或消弱敌方［1］。在现代通信电子系统中跳频源技术为完成高性能的指标发挥着不可替代的作用，但该技术系统要求频率源在各项性能指标上都要具备较高的水平。锁相环路同步原理，促进了锁相环频率源技术的发展，为其成功提供了有力的基础。依靠这一技术很多离散频率在参考晶体振荡器的作用下实现综合，这个参考晶体振荡器具有很强的稳定性与精确性。锁相环已经成为现代通信系统中不可替代的一部分。

1 锁相环路主要工作原理

锁相环路的简称为锁相环（PLL），锁相环属于反馈控制电路。锁相环的主要特征是对环路内部振荡信号的相位与频率控制，通过外部输入的参考信号来完成。

图1 锁相环组成原理框图

压控振荡器（VCO）、鉴相器（PD）、环路滤波器（LF）是锁相环的主要构成部分，如图1所示。

在锁相环中，相位比较器是鉴相器的另一种叫法，其主要用途表现为对输入与输出信号的相位差检测，同时还能转化得到相位差信号，Uc(t)电压信号是相位差信号输出时呈现的形式，受低通滤波器滤波的影响，使Uc(t)即压控振荡器的控制电压得以出现，进而成功实现对振荡器输出信号频率控制［3］。

锁相环里面装有鉴相器，其基本构成部分为模拟乘法器，如图2所示。

图2 模拟乘法器组成的鉴相器

鉴相器对压控振荡器输出的信号电压与外界输入的信号电压设定如下：

式中，ω0是在直流电压或输入控制电压为零时，压控振荡器的振荡角频率。在模拟乘法器的作用下，输出电压UD为：

在低通滤波器LF的作用下，可以把式（3）中的ω0与频分量进行过滤，压控振荡器的输入控制电压即剩下的差频分量用uc(t) 表示，如式（4）所示：

Uc(t)这个值是恒定不变的。在上式结果不为零的条件下，表示尚没有锁定锁相环的相位，输出信号、输入信号具有不一样的频率，随着时间的变化Uc(t)也相应发生改变。

图3 单环锁相源相位模型

2 环路滤波器设计

对鉴相器输出电压里面存在的噪声与高频成分滤除，是环路滤波器的的主要功能，这样可以使环路达到性能要求，使得系统的稳定性更加可靠。

就分数分频电荷泵锁相环来说，如果处于稳态条件下，分频器参考频率 fref和输出频率 fdiv是具有一定的差异的，其呈现出周期性变化，但在环路滤波器与电荷泵的共同影响下，控制电压能够成功实现振调谐荡。压控振荡器的输出信号频谱形成分杂散，同压控振荡器输出信号中心频率远远偏离，具体偏离的大小基本都是与αfref成整数关系，以α表示分频比的分数。为了提高关于分数杂散现象的控制效率，将二阶无源环路滤波器（如图4所示）作为基点，利用新增加的极点，构建三阶无源环路滤波器（如图5所示）。

闭环锁相环具备可靠的系统稳定性，是锁相环开环相位裕度增大的前提保障，采用一阶无源环路滤波器，即通过串联一个电阻相和一个滤波电容来实现（如图6所示）以提高稳定性。

图4 二阶无源环路滤波器

图5 三阶无源环路滤波器

图6 一阶无源环路滤波器

3 8GHz跳频源设计

以锁相环的主要原理为依据，对锁相环直接输出系统进行设计，见图7所示。其中，50MHz晶振单元能够直接产生基准振荡频率，锁相集成电路ADF4112发挥鉴相器的作用，分频器采用HMC365，低通滤波采用无源低通滤波电路，VCO系统采用HMC509，输出频率在7.8～8.6GHz之间。

图7 锁相环直接输出方案原理框图

ADF4112作为电荷泵，输出电压范围较小，所以采用DSP综合控制ADF4112和D/A的方式提供压控振荡器HMC509所需的电压。由此可见，ADF4112居于核心地位，外部压控振荡器必须有相应的控制电压，环路滤波器的设计也要满足相关要求，才能实现功耗小、噪声低、高稳定度强的特点。

DSP对锁相频率合成器进行控制，在依靠DSP对D/A和ADF4112控制，ADF4112电荷泵在底通滤波器的作用下，能够产生直流电压，DSP控制D/A产生基准电压，完成了对另外的直流电压的同时输出。在加法器的作用下，两个直流电压发生叠加，继而产生的高电压，实现VCO具有控制作用。这一电压具有很强的变化性，每隔T秒时间DSP就会将频点（具有差异）的控制字分别向ADF4112与D/A写入，这样就完成了跳频。经过测试观察，当系统的频率达到7.8GHz的时候可以被锁定，跳频信号源最低频率也是7.8GHz。

图8 压控振荡器电压控制曲线

经过测试当系统处于8.64GHz的条件下会发生临界失锁现象，即系统输出频率大致范围为7.8～8.64GHz左右。

4 结束语

本文从原理方面对锁相环路的构成进行了介绍，在ADF4112锁相环这个基础上，认真研究设计了直接输出相关方案，对系统技术指标，利用系统调试检验，确定输出频率在7.8～8.64GHz范围具有可调性。

［1］简元凯，解光军，毛佳佳.一种应用于CMOS锁相环的电荷泵设计［J］.合肥工业大学学报：自然科学版，2012，35（11）:1506-1509.

［2］吕荫学，刘梦新，罗家俊，等.一种高性能鉴频鉴相器的设计［J］.半导体技术，2012（7）:538-543.

［3］雷鑑铭，何威，等.快速锁定的宽频带CMOS锁相环设计［J］.华中科技大学学报：自然科学版，2012，40（7）:71-74.

［4］刘俊杰.全数字锁相环电路的设计与实现［D］.成都:电子科技大学，2011.

［5］王照峰，王仕成，苏德伦.锁相环电路的基本概念及应用研究［J］.电气应用，2005，24（8）:46-48.

［6］Chang R C，Kuo L.A New Low-Voltage Charge Pump CircuitforPLL［C］.IEEE International Symposium on Circuits and Systems ISCAS.Switzerland，2000：701-703.

［7］黄伟，高清运，贾香鸾，等.电流模式CMOS高频集成锁相环［J］.半导体杂志，1999，24（2）:46-51.