基于STM32F103与TMS320VC5402的调制解调器设计

李亚军

摘 要：针对国家电网230MHz电力负荷管理专用无线网络通信，提出了一种以ARM处理器与DSP数字信号处理器为基础、自主软件算法为主体的高速调制解调器。该调制解调器以STM32F103C8T6为控制CPU，TMS320VC5402为数字信号处理CPU。该调制解调器充分利用芯片资源，成本低、性能稳定。

关键词：电力负荷管理；专用无线网络通信；高速调制解调器

引言

在当前的电力负荷管理专用无线网络中，随着数据量增大，通信速率成为系统通信的瓶颈。针对该问题，设计提出了一种高速通信调制解调器。该调制解调器将DSP与ARM处理器相结合构成双CPU系统。两个CPU通过HPI总线方式通信。相辅相成、相得益彰。

之所以选用DSP与ARM双CPU处理系统，是因为电力通信应用中数字信号处理的工作量非常大，单纯只采用DSP处理，其他控制功能与串口通信功能会影响DSP的处理速度。而且，增加一片独立的ARM处理器，能实现调制解调器与电力管理终端接口的统一，更符合大批量生产的要求，大幅度的提高生产调试的效率，维护方便。

1 整体系统介绍

电力通信系统主要包括：电力管理终端、调制解调器、电台、主站。其中，调制解调器是将电力管理终端发送过来的数字信号（用户数据）调制成一定频率模拟信号通过电台发送出去以及将从电台接收的模拟信号解调成数字信号发送至电力管理终端。

调制解调器主要由STM32F103C8T6、TMS320VC5402及ICTLV320AIC10构成。ARM芯片STM32F103C8T6系高性能的ARM Cortex-M3 32位处理器，工作最高频率72MHz。丰富的增强I/O端口，包含标准和先进的USART通信接口，工作温度-40℃-105℃。DSP芯片TMS320VC5402 定点数字信号處理器是以改进的哈佛结构为基础，拥有1条程序内存总线和3条数据内存总线。其具备高度并行的算术逻辑单元（ALU）、特殊应用的硬件逻辑单元；独立的程序和数据空间允许同时访问程序指令和数据。其支持一系列强大的算数，逻辑和位操作运算，并能在一个机器周期内完成。AD转换芯片TLV320AIC10通过过采样提高信号模数转换分辨率，它内置抗混叠滤波器，其包含一对16位同步串行转换通道，其还具备可编程的采样率、连续数据传输、可编程的增益放大器等优点。使应用更加灵活、便捷。

2 硬件原理设计

如图1所示：其中ARM芯片的PA[0..7]模拟8位总线与DSP芯片的HPI口相连，DSP芯片其余与HPI通信相关的功能管脚与ARM相应I/O口相连。ARM芯片的串口1用来升级程序与维护，串口2作为与电力管理终端通信。其他控制电路如：LED灯、告警等接至ARM芯片的GPIO口。

DSP部分原理设计

如图2所示：其中DSP芯片的HPI总线与ARM芯片的PA[0..7]相连，其余与HPI相关的功能脚接至ARM芯片的相应I/O口。DSP芯片的JTAG功能脚接至与调试、程序下载相关的功能接口，McBSP0接至AD转换芯片，即TLV320AIC10。其通过内置的单通道16位A/D和16位D/A转换器对数字信号信息进行编码，组成一定幅度的基带模拟信号以及对接收到的基带模拟信号解码组成相对应的数字信号信息，完成信息的A/D、D/A转换。

3 软件算法设计

调制解调器软件功能主要是基带信号处理。其中包括前向纠错编码、交织/解交织、脉冲成形、匹配滤波、帧同步等基带信号处理算法。所有算法由DSP软件编程实现。

3.1 前向纠错编码

调制解调器数据传输对误码率有较高的要求，因此有必要通过前向纠错编码（FEC）来改善系统的误码率性能。其是利用数据进行传输冗长信息的方法，当传输中出现错误，将允许接收器再建数据。前向纠错编码是公开成熟的纠错技术，文章限于篇幅不再过多叙述。

3.2 交织/解交织

在实际的移动通信应用中，信号的衰落会造成数字信号传输的突发差错，交织编码技术可以改善这种突发差错，从而提高系统抗突发干扰和信道衰落的性能。

设计采用线性交织编码，即把FEC编码后的信号均分x组，每组y比特数据，这样就形成了一个类似二维数组a[x，y]的交织数据。然后通过a[1，1]， a[1，2]..a[1，y]..a[x，y]顺序发送出去，这样就完成了交织编码过程。解交织的过程就是按交织的规律再将数据解析出来。

3.3 脉冲成形与匹配滤波

信号发送端的脉冲成形与接收端的匹配滤波均采用平方根升余弦滤波器，这样使系统的频率传输函数呈升余弦特性，符合采样点无码间串扰得奈奎斯特原则[1]。

3.4 帧同步

在数字通信中，信码流有很多字节数据构成，作为接收端必须知道这些字节的起止时刻，否则无法正确恢复信息。为此，在发送端需要提供每帧信息的起止标记，在接收端检测并获取这一标识的过程，称为帧同步[2]。在应用中，我们可以自主定义n个字节的恒定元素作为每帧数据传输的帧头或帧尾，利于接收端识别每帧数据的起止时间。

调制解调器的软件算法非常复杂，由于文章篇幅限制，在此简要阐述其工作原理及算法实现流程，详细设计不再一一叙述。

4 结束语

根据文章的阐述看出，该方案设计的高速调制解调器成本低、可靠性高、设计合理。该设计正应用于一个电力管理终端设备开发项目中，前景非常可观。

参考文献

[1]曹志刚，等.现代通信原理[M].北京：清华大学出版社，1992.

[2]张辉，等.现代通信原理与技术[M].西安：西安电子科技大学出版社，2002.