A/D转换技术及其发展趋势

袁子荀

【摘要】本文阐述了主要A/D转换技术的技术特征。通过对于其工作原理和结构的剖析，以及对转换速率、分辨率、精度和功耗等主要性能参数的对比分析，指出了各类A/D转换技术的适用领域，并结合需求领域的发展要求，提出了A/D转换技术的主要发展方向。

【关键词】ADC技术;工作原理;发展趋势

A/D转换，即模拟/数字转换，是指将输入的模拟信号转换为一个n位二进制输出信号的过程。随着计算机产业的高速发展，人们越来越依赖于计算机高速处理数字信息的能力。然而自然界中存在的物理量均为计算机所无法处理的连续模拟量，因此，A/D转换器已经成为从通信产品、电子消费类产品乃至军工产品中不可缺少的一部分。随着科技的进步，现今的A/D转换器在高精度、高速度、低功耗等方面有了长足的进步。现在设计生产的大部分ADC可以达到16位分辨率和超过10GSPS的采样率。

1.主要ADC技术的对比分析

1.1 积分型ADC

积分型ADC分为单积分型ADC和双积分型ADC。

单积分型ADC是把输入的电信号变成一段时间间隔，然后对时间间隔进行计数，间接地把模拟量转换成数字量。由于易受比较器精度和时钟脉冲稳定性等外界因素的影响，故其精度不高。为提高其精度，一般可采取双斜率或多斜率的转换模式。

双积分型ADC在工作时对模拟输入信号进行两次积分，克服了单积分型ADC的弱点，可以有效抵消由外界带来的误差，故可以实现高分辨率（22位）。

虽然积分型ADC成本低、电路简单，但由于需要进行积分，其转换速率过慢，仅适用于低速率高精度的环境，使用范围受到很大限制。

1.2 逐次逼近寄存器型ADC

逐次逼近寄存器型ADC，即SAR-ADC（Successive Approximation Register Analog-to-Digital Converter），其结构图如图1所示，由采样保持电路、DAC、比较器、逐次逼近寄存器和逻辑控制单元组成。

逐次逼近寄存器型ADC的工作原理为采用二进制搜索算法进行转换，过程类似于用天平称重。首先将逐次逼近寄存器的最高位默认置为1，其他位全部置为0，此时DAC输出为1/2Vref。然后与输入的Vin做比较，若Vin>1/2Vref，则最高位保留为1，若Vin<1/2Vref，则最高位置为0。随后，将次高位置为1，其他低位置为0，依据之前的算法可得该位的数值。按照此方法依次执行至最低位，即可得到输入模拟量相对应的数字量。因此，对于N位的逐次逼近寄存器型ADC，需要N个周期来求得转换后结果。

由以上分析可以看出，DAC和比较器为逐次逼近寄存器型ADC的核心，这两个模块的性能往往决定了ADC的性能;由于其工作原理的限制，在转换的过程中需要进行大量的运算，转换位数需求较高时，其运行效率大幅下降。

虽然逐次逼近寄存器型ADC出现得比较早，在分辨率、转换速率等方面无法达到较高水平，但其在精度、速度、功耗和成本等方面的综合优势，使其仍具有良好地生存空间。对应用于转换位数小于12位的SAR-ADC，由于其制造成本很小，但速度、精度和功耗等方面又可以达到较高的水平，所以仍有广泛的应用市场，但当转换位数大于12位时，其电路复杂性急剧上升，成本也随之迅速增加，实用性不强。

图1 逐次逼近寄存器型ADC结构

1.3 并行比较型ADC

并行比较型ADC，即Flash ADC，也称为全并行ADC，采用多个比较器，仅做一次比较即可完成转换，是目前转换速率最快的一种ADC，其结构图如图2所示。Flash ADC由电阻分压网络、比较器、编码器等组成，内部一般没有参考电压，需要由外部提供。

在工作时，每个比较器负责一位接收到的信号，将其与由电阻分压网络提供的参考电压进行比较，若输入信号电压较高，则比较器输出1，反之则输出0。所有比较器的输出结果经编码后，即可得到转换后的数字量。由此可见，并行ADC转换精度并不高。

由其工作原理所决定，一个N位的并行ADC要有（2^N-1）个比较器和（2^N-1）个参考电压。其转换速率很快，目前的4位并行ADC转换速率可达10GSPS以上。但当分辨率提高时，所需元件数量按指数上升，不易于集成，且外部分压偏置电路规模也较大，导致其电路结构整体过于庞大，功耗很大，因此并不适用于设计多位的ADC。因此，并行比较型ADC一般只应用于对于速度要求较高的领域，如用于图像处理和视频A/D等高速领域。

图2 Flash ADC结构

1.4 串并行比较型ADC

串并行比较型ADC，又称为子区式ADC、流水线型ADC（Pipeline ADC），是并行比较型ADC的一种改进版本，它既有并行比较型ADC的高速特点，也有逐次逼近寄存器型ADC的电路结构简单的特点。流水线ADC一般由采样/保持电路、k个级联的子流水级电路、并行比较型ADC、时钟电路、带隙基准、缓冲器电路和数字校正模块组成，其转换结构如图3所示。其中，每级子ADC电路中包含采样保持模块、子ADC、子数模转换器、减法模块、放大模块和数字编码电路，采样保持模块、子ADC、减法模块和放大器统称为MDAC，其子级结构如图3所示。

流水线型ADC在接收到输入信号以后，首先经过采样保持电路进行采样和保持，然后信号传输至各流水级，各级开始交替完成AD转换。在每一级流水中，输入信号同时输入子ADC和MDAC中，经子ADC转换后，将转换后的数字量所对应的模拟量经移位后通过MDAC的减法模块与原输入信号相减，将得到的信号输入下一级ADC中，如此直至将全部输入信号转换为数字量。

由于流水线型ADC采用多级ADC进行转换，故其性能主要取决于每一级流水的性能，如功耗、速度和精度等。在每一级子ADC流水级电路中，ADC模块采用了Flash ADC进行转换，但由于子模块只进行输入信号中部分位数的转换工作，避免了由多位Flash ADC带来的过于复杂、庞大的电路问题，也避免了Flash ADC的低精度、高功耗问题，由此在分辨率、速度和功耗之间找到了平衡。目前，流水线型ADC已成为低成本、高性能的ADC主要产品，但由于易受电路布局的影响，在一些对于同步性要求较高的场合的应用受到了限制。

图3 流水线型ADC结构及其子级结构

1.5 折叠插值ADC

折叠插值ADC分为折叠部分和插值部分，其结构图如图4所示。相比于单纯的折叠式ADC，其插值部分的加入减少了折叠部分的电容元件，提高了转换器的速率和带宽。

折叠插值ADC工作原理是将输入的模拟信号分为m位的粗量化部分和n位的细量化部分进行转换。首先将输入信号输入预放大器，然后输入采样保持电路。m位的粗量化部分在选取过零点以后直接与比较器进行比较，而n位的细量化部分则需要折叠、插值电路，将输入信号转换为折叠波形并与粗量化部分对应，之后再输入比较器进行比较。随后m位的粗量化部分和n位的细量化部分输入编码电路进行编码，输出转换后所得数字信号。其中的折叠电路一般有电流镜结构或差分对结构，插值电路一般有电压插值或电流插值。

与全并行结构相比，由于折叠、插值电路的存在，使得比较器的数量大大降低，从而减小了转换器的功耗和面积，可以实现较高分辨率。与此同时，由于折叠插值ADC将输入信号分为粗、细量化部分同时进行转换，其速率较SAR-ADC有显著提升，一般可以做到250ksps-50Msps之间。但是当分辨率达到8位以上时，若要保持比较器较少的优势，ADC的折叠、插值电路将变得十分复杂，因此折叠插值型ADC一般应用于高速、中等分辨率领域。

图4 折叠插值ADC结构

1.6 过采样Σ-ΔADC

过采样Σ-ΔADC由一个Σ-Δ调制器和一个低通数字滤波器组成，其中Σ-Δ调制器由差动器、积分器和比较器构成，其结构如图5所示。

过采样Σ-ΔADC的Σ-Δ调制器采用过采样技术，即采用远大于奈奎斯特采样频率的频率fs对输入信号进行采样和量化，若输入信号的最小幅度大于量化器的量化等级，且输入信号的幅度为随机量，则量化噪声的总功率被分布在0-fs/2的范围内，若继续提高fs至kfs，则量化噪声分布在0-kfs/2的范围内，进一步减小了AD转换过程中噪声的影响。经Σ-Δ调制器的转换后的信号，虽然采用过采样技术减小了噪声，但是精度依然较低，需经数字低通滤波器过滤后，去除量化噪声并对信号进行降频，将0/1信号复原。过采样Σ-ΔADC的基本思想是通过Σ-Δ调制器以远高于奈奎斯特频率的采样频率对输入信号进行采样，并使用一个高速率、低分辨率（如1位）的ADC进行转换，然后通过数字低通滤波器后复原信号，采样率被大幅度降低，实现一个低速率、高精度的ADC，其中数字滤波器一般可选用精确线性相位的FIR数字滤波器。

由于过采样Σ-ΔADC采用了高速率、低分辨率的ADC对信号进行转换，电路的复杂性被大幅度降低，相同位数下，其复杂程度远低于Flash ADC。过采样Σ-ΔADC拥有较高分辨率，通常在12位或12位以上，少数甚至可以达到24位，转换精度相对较高，且相同精度/分辨率下，其成本相对较低。但由于其整体转换速率较低，一般被应用在低频或中频的模数转换，很少被应用于高频领域。

图5 过采样Σ-ΔADC结构

2.发展趋势

2.1 低功耗ADC

现今ADC的功耗较之过去已经有了很大改进，采用了低电压、先进CMOS工艺等措施，ADC的功耗已经普遍降低到毫瓦级别，并且依然在不断降低，同时很好地保证了ADC的转换速率、转换精度和分辨率。随着对于设备便携性要求越来越高，设备尺寸越做越小，越来越高，对于AD转换器的功耗要求也越来越严格。且受设备电源电压、设备散热和续航时间等要求，ADC的功耗也必然越来越低以节省出更多资源给其他设备使用。尤其现在的SoC技术已成为集成电路的发展趋势，数字、模拟系统集成在一起，为实现更多的功能，各模块功耗的降低是不可避免的，百毫瓦级的模拟电路已无法满足现状的需求，所以，发展低功耗ADC是一个必然的趋势。

2.2 高性能ADC

高性能ADC通常是指高转换速率、高精度和高分辨率的ADC。随着传感器灵敏度的提高、处理器处理数据速度的提升，系统对于A/D转换器的转换速率和分辨率以及精度提出了比过去更高的要求。对于转换速率，在无线通讯领域，设备的输入信号的数量级为GHz，因此，对于A/D转换器的转换速率提出了很高的要求。对于精度，随着传感器最小有效可测量值的减小，A/D转换器的精度也必须有所提高。又如在音频处理领域，只有足够高分辨率的ADC才能完美的还原音质，达到更加逼真的音效，为实现更高分辨率、精度ADC的设计，可采用如Σ-Δ调制技术。由此可见，高性能ADC的发展趋势是十分明确的。

2.3 结构简单化

随着SoC技术的发展以及设备集成度越来越来，过去模块化、混合电路的设计已逐渐被淘汰。为减小设备体积、简化外围电路等原因，更多的功能被集成在一块芯片上，导致对于数模转换器的电路结构要求也越来越高，过于复杂的电路并不利于集成。且结构的简化同时也意味着设备可靠性的提升、功耗的减小和成本的下降。通过先进CMOS工艺技术和SoC技术可很大程度的减少难度较大、匹配性要求较高的部件，并适当减少模拟部分、增加数字部分，使用较成熟的数字电路模块可以简化电路，使电路更容易CMOS化，提高可靠性，从而大幅提高性能。

2.4 多通道ADC

许多电子系统在工作时需要同时采集不同的输入信号，如在医学图像处理等领域中，有时需要多路信号并行处理的，这意味着需要同时使用多个ADC，而转换器数量的上升即意味着管脚数量的大幅上升以及功耗的急剧增加，并不符合现代集成电路的特点。现在的多路ADC与单路ADC相似，已经拥有实现高性能、低功耗并且可集成等特点，但是其转换后所需的数字校正系统较为复杂，转换速率相对较低，依旧有很大的提升空间。

3.结论

A/D转换技术是与市场需求结合紧密的一种应用技术，市场的需求，决定了ADC的发展方向。为了适应对于A/D转换器的不同要求，转换技术形成了多个细分方向，在转换速率、分辨率、功耗或成本方面各有侧重，但高性能、低功耗、结构简单的多通道ADC将是今后发展的主要方向。

参考文献

[1]李袖荣，李卓轩.A/D转换技术的应用与发展[J].光电技术应用，2010，6：45-49.

[2]房慧龙.A_D转换技术及其发展[J].中国西部科技，2007：81-83.

[3]吴毅强，吴金，汪少康，姚建楠.一种基于循环ADC结构的可配置PipelineADC系统设计，2007，12，2069-2072+2076.

[4]Young-Kyun Chon，Young-Deuk Jeon，Jae-Won Nam，Jong-Kee Kwon.A 10-bit 30-MS/s successive approximation register analog-to-digital converter for low-power sub-sampling applications，Microelectronics Journal 42（2011）1335-1342.

[5]M.Subba Reddy，S.Tipu Rahaman.An Effective 6-bit Flash ADC using Low Power CMOS Technology，Advanced Computing Technologies（ICACT），2013，9，21-22.

[6]EVANDRO MAZINA MARTINS，ELNATAN CHAGAS FERREIRA.An 8-bit Folding A_D Converter with a New Interpolation Technique.Analog Integrated Circuits and Signal Processing，2004，41：237-252.

[7]Gerhard Mitteregger，Christian Ebner，Stephan Mechnig，Thomas Blon，Christophe Holuigue，Ernesto Romani.A 20-mW 640-MHz CMOS Continuous-TimeΣΔ ADC With 20-MHz Signal Bandwidth，80-dB Dynamic Range and 12-bit ENOB，IEEE JOURNAL OF SOLID-STATE CIRCUITS，2006，12，VOL.41，NO.12.

[8]Pierluigi Nuzzo，Fernando De Bernardinis，and Pierangelo Terreni.Efficient Calibration through Statistical Behavioral Modeling of a High-Speed Low-Power ADC.Microelectronics and Electronics，2006，50（16）：297-300.

[9]毕查德·拉扎维.模拟CMOS集成电路设计[M].西安：西安交通大学出版社，2003.