基于DDS的频综电路系统的研究

辛丽娜 石宝华

摘 要：频综电路系统是雷达以及通信系统的关键部件之一，该论文论述了高频率稳定度、低杂散、低相噪频综的设计过程，设计和研制出了基于FPGA和高性能DDS芯片AD9910的频综电路系统。对频综电路系统的原理进行了详细的阐述，给出了主要的硬件选择，它采用美国模拟器件公司（AD公司）的芯片AD9910，从DDS芯片的输出，经低通滤波得到正弦信号，并用FPGA对其控制，对该信号进行调频，然后通过倍频放大对信号进行完善。并对其进行了系统性能测试，证明达到了预期性能指标要求。

关键词：频综电路系统 DDS AD9910

中图分类号：TN741 文献标识码：A 文章编号：1672-3791（2014）09（c）-0088-01

1 频综电路的设计

利用FPGA和DSP、AD9910等硬件电路研究3～5 GHz频综电路系统的要求：

（1）参考频率源为100 MHz；（2）频率稳定度为0.5 PPM；（3）输出频率为3～5 GHz；（4）输出功率优于0 dBM。

利用DDS激励倍频器的频综电路系统实现100 MHz恒温晶振，100 MHz恒温晶振为AD9910提供基准频率，经AD9910内部锁相环提供1 GHz的时钟频率。由FPGA对AD9910写控制字，可产生高达330 MHz的正弦信号，该信号再通过滤波、放大、倍频等处理被变换到3.9 GHz，达到设计要求。

2 系统硬件电路设计

2.1 AD9910的介绍

AD9910是ADI公司推出的一款单片DDS器件，在外接时钟频率为1 GHz，其输出频率不应大于系统时钟频率的40%，即模拟输出频率高达400 MHz。

AD9910支持4种模式，本设计采用FPGA芯片SPARTAN-6通过串行方式对AD9910写控制字设置系统参数，改变其工作状态。

2.2 时钟设计

高稳定的l00 MHz晶振产生的时钟信号通过REF_CLK引脚输入到AD99l0，经过AD9910内部的锁相环10倍频后生成1G的采样时钟。

2.3 滤波、放大、倍频电路

倍频器是以非线性器件为理论基础的，电流通过非线性器件可以产生除基波以外的高次谐波。DDS输出330 MHz，不能满足设计要求DDS输出信号经MAR-8+放大之后，由RKK-4-23+进行四倍频，由HFCN1080+滤除低次谐波，再经一级放大，由LFCN1325+滤除高次谐波。将此信号经AMK-3-452+三倍频得到点频3.9 GHz信号。

3 软件设计

FPGA是整个系统的主要控制部分，以1 GHz为时钟频率，输出频率为330 MHz情况下的控制字是547AE128。

AD9910可以通过设置不同的寄存器参数，可以实现不同功能，寄存器特性如表1所示。

4 波形仿真及结果

用频谱分析仪测试频率源的性能，实验和应用结果表明，信号输出频率为3.9 GHz时，功率为1.67 dBm，频率在10 kHz时的相位噪声为-48 dBc/Hz。由于DDS原理，会产生一些带外杂散。（如图1、图2）

5 结论

该论文论述了基于AD9910的频综电路系统的研制过程，采用频率稳定度为0.05 PPM的100 MHz恒温晶体振荡器为基准源，研制出了基于AD9910的高频率、稳定度高、低相噪频综电路系统。进行了系统建模、电路仿真与性能测试等实验研究，证明了理论研究的正确性。但缺点是系统成本、复杂性较高。研究成果可以较容易的扩展到其它频段频率源的研制。

参考文献

[1] 赵惠霞.C波段低杂散低相噪捷变频率源研究[D].成都：电子科技大学，2013.

[2] 李安顺，司锡才.基于AD9959的高速跳频频率综合器的设计[J].应用科技，2009（8）：13-16.

[3] 张福洪，朱怀环.基于AD9959的频率合成器设计及其应用[J].电子器件，2008（4）：1155-1158.

[4] [佚名].Analog Devices AD9910 Datasheet，2007[EB/OL].[2011-0-18].Http：//www. analog. com/static/imported-files/data_sheets/AD9910. pdf.