基于Wishbone和端点IP的PCIE接口设计
2012-08-07 10:03罗宣平刘本源卢再奇
现代电子技术 2012年11期
罗宣平 刘本源 卢再奇
摘 要：介绍了FPGA内嵌的PCI Express硬核端点模块和Wishbone片上
总线规范。应用VHDL语言，编程实现了Wishbone总线的主从端口，以及TLP
包的编码和解码功能。在FPGA上运行程序并使用Chipscope测试时序波形，
验证了接口数据传输的稳定性和正确性。
关键词：PCI Express总线; FPGA; PCIE端点模块; Wishbone