基于等价空间残差的线性模拟电路故障检测

郑致刚，娄 伟，胡云安

(1.陆航研究所，北京 101121;2.海军航空工程学院 控制工程系，山东 烟台 264001;3.山东农业大学机械与电子工程学院，山东 泰安 271018)

1 引言

近年来随着电子技术的发展，数模混合电路的规模不断扩大，电路中各种高速数字信号处理DSP芯片以及嵌入式芯片的应用越来越多，这类芯片一般都具有丰富的AD转换接口和多路信号高速采样通道等片上资源，可以独立编程快速实现复杂算法。充分利用这类嵌入式芯片本身的资源进行模拟电路的嵌入式测试和故障诊断已经成为电路故障诊断研究的一个重要方向。

目前模拟电路的故障检测基本上有以下几种方法:硬件冗余法、神经网络方法和参数估计法。硬件冗余法［1］是通过比较冗余电路与实际电路的输出信号进行检测，该方法的缺点是电路成本较高，如果冗余电路发生了故障会造成检测的虚警。神经网络的方法［2］是利用神经网络对正常电路的输出信号进行建模，然后比较实际电路与神经网络的输出进行检测，这种方法的优点是不需要了解被测电路的具体构成，仅利用输入输出信号进行建模，神经网络的泛化特性使在噪音信号和元件容差情况下也可以进行正确检测，但这种方法需要测前使用固定形式的激励信号下训练神经网络，当激励信号发生变化时无法使用已有的神经网络，所以不便于在多种信号形式下的实时检测。参数估计的方法［3，4］通过测量的电路状态变量对元件参数进行估计，当参数超过允许容差时电路故障，这种方法的缺点是由于电路中的一些状态变量是电流变量，实际测量实现存在困难，如果在线测量电流量还会影响电路的正常工作，而且测量结果也不准确。

鉴于上述方法存在的问题，本文研究一种基于等价空间的线性模拟电路故障检测方法，该方法将模拟元件的容差变化作为一种噪声信号，通过设定一定的噪声门限，消除元件参数容差对测量结果的影响。该方法可以在任意输入信号下进行检测，测量时采样输入和输出节点的电压信号，不需要测量电路的状态变量。同时该方法采用键合图模型建立电路状态方程，便于实现测试自动化。

2 等价空间残差的故障检测原理

等价空间残差的方法是利用系统的数学解析模型得到系统残差表达式进行故障检测，下面介绍它的故障检测原理。

由于线性模拟电路可以认为是线性系统，所以可以使用状态空间方程表示为:

一般情况下，式(1)中的状态变量x(t)不容易直接测量得到，而输入信号u(t)和输出信号y(t)在系统中中比较容易采样和测量，假设噪声干扰信号d(t)=0，故障信号f(t)=0，将式(1)中的输出方程进行代换，取输出信号y(t)的k阶连续导数，则:

将上式改写成矩阵形式为:

其中:

若考虑噪声干扰信号d(t)≠0，故障信号f(t)≠0，该组等式可以统一表达为如下矩阵的形式:

其中

为了消去表达式中的状态变量 x(t)，取 OB［k］的正交变量 ν，满足 νT·OB［k］=0，这里 OB［k］正交变量子空间定义为:Pk={ν|νT·OB［k］=0}，Pk为阶数为 k的等价空间。如果 OB［k］矩阵的秩小于(p× (k+1))，状态子空间Pk中的每一个向量νj都可以产生残差rj，残差rj的表达式为:

由式(7)可以看出，残差表达式中已经不含状态变量，而仅有输入输出信号。残差rj既不受初始条件x(0)的影响，也不受输入信号u(t)的影响，它只是干扰d和f的函数。系统无故障时，f=0，此时残差只受噪音信号d影响;当发生故障时，残差值同时受f和d影响。在系统无故障状态时确定一定的阈值，代表噪音信号的影响，则发生故障时，等价残差必然超过这一阈值，据此判断系统发生故障，在这个过程中我们将元件的参数容差也认为是一种噪音信号考虑，所以设定的阈值中也包括了容差的影响，这样在检测中避免了容差对检测结果的干扰。以上就是等价空间残差的故障检测基本原理。在实际应用中残差表达式还需要进一步离散化。

使用等价空间残差法定前提是需要获得被测电路的数学解析模型，本文采取通用的键合图根据电路的拓扑结构进行建模，键合图法是Paynter［5］提出的描述物理系统能量结构的图示方法，该方法使用4类共9种基本元件［6，7］供系统动态特性分析和数学模型的建立。利用键合图模型中基本元件定义的属性特征推导状态方程，键合图建模可以根据电路设计工具如protel等生成的标准网络表编程建立被测电路的状态方程，实现自动转换。

3 仿真实验与结果分析

以图1所示的低通滤波器电路为例，介绍该方法的故障检测过程:

图1 低通滤波器Fig.1 Lowpass filter

首先建立被测电路的状态方程，图1电路的键合图模型如图2所示:

图2 低通滤波器键合图模型Fig.2 Bond graph model of the lowpass filter

根据图2键合图模型，取2，3，4为观测点，设x=(u2u3iL1iL2)T，可得电路的状态方程为:

对于图1中的低通滤波器而言，式(5)中取k=1，若取OB［1］的正交子空间的两个正交基:

代入式(7)，设系统采样输入信号u(t)和输出信号y(t)的采样时间间隔为T，当采样频率满足奈奎斯特准则时，近似取

则残差表达式为:

式(15)，(16)得出的是在采样时刻nT的残差值，在实际应用中对无故障电路一定采样时间内的残差采取统计处理后将分别得到残差r1和r2的适当阈值，当残差r1和r2超过设定阈值时，判断电路发生故障。

为了验证本方法的有效性，采用电路仿真软件PSPICE对几种典型的电路故障检测进行仿真，并对故障仿真的输出信号进行残差分析。设电路的输入信号u(t)为周期100Hz，幅值1V，占空比50%的脉冲信号，信号采样周期400us。

电阻R1以0.5k为增量阻值从2.5k变化至7.5k时，根据式(15)和(16)计算r1和r2残差输出曲线，如图3所示，其中带有菱形符号的曲线表示电路在R1电阻标称值5k条件下的残差输出。从残差曲线可以看到，在电阻标称值5k工作时电路残差输出接近零，而且残差的阈值在不同阻值的情况下区别明显，对于R1阻值的变化残差r1较为敏感且输出阈值划分明显，而残差r2在R1阻值变化时的输出信号不易区分。

图3 电阻R1变化的残差输出Fig.3 Output residuals with variant value of resistance R1

图4 为电阻R2阻值分别为0.5 k，1 k和1.5 k其它各元件参数值在5%容差范围内正态分布时电路残差输出曲线，每个阻值各进行5次Monte Carlo仿真。从图中可以看到虽然电路元件参数值在容差范围变化，但各种阻值情况下的残差的阈值范围区别明显，当取残差r1阈值为0.1时即可以进行故障检测。这说明该方法的检测结果并不受模拟元件的参数容差影响，有一定的抗干扰能力。

图4 电阻R2为0.5k，1k和1.5k时残差输出Fig.4 Output residuals with resistance R2 value 0.5 k，1 k and 1.5 k

图5 为电容C1正常和断路状态下的残差变化曲线，可以看出，此时残差r1，r2均可以反映出电路正常状态与故障状态的明显不同。

图5 电容C1为100nF和断路时残差输出Fig.5 Output residuals with capacitor C1 value 100nF

从以上仿真结果中可以看出，利用残差r1与r2基本上能够达到故障检测的目的，特别在硬故障情况下，即元件参数值大大超出容差允许范围时，此时电路测量节点的输出与正常情况已经有较明显的不同，故障检测方法对于单故障和多故障均有效，对于一些元件发生的软故障，如本例中电阻R1或R2阻值发生的一系列改变，残差r1仍然可以达到故障检测的目的，但对于C1，C2，L1，L2这几个元件发生的软故障，该方法则不容易发现这些故障，这是由于在该采样频率下的各种参数故障时，测试点2、3和4的输出电压值几乎相等，所以代入式(16)中，残差并未发生显著改变，这种情况是由于电路在该频率信号下，这些感性和容性器件的参数变化没有对输出信号造成太大改变造成的，也就是说这类故障在此频率下的灵敏度不高，解决这个问题就需要选择对该器件参数变化灵敏度较高的频率进行残差计算。

4 结论

本文提出了一种利用等价空间计算系统残差进行线性模拟电路故障检测的方法，该方法利用键合图模型推导电路状态方程，通过等价空间残差进行故障检测。仿真结果表明，该故障检测方法可以有效的检测线性模拟电路中单个或多个元件故障的情况，检测过程中仅需采样测量点的电压信号，电路结构上不必增加额外的设计，便于嵌入式系统故障检测的硬件实现。今后将进一步拓展上述故障检测方法，将该方法与多频测试［8］相结合，提高故障检测的灵敏度，将电路中不同测试点的故障检测信息与电路拓扑结构相接合，进行故障定位，完成电路故障诊断。

［1］Emmanuel Simeu.Optimal detector design for on－line testing of linear analog systems［C］.Twenty－Ninth Annual International Symposium on Fault－Tolerant Computing，2000，11(1):59－74

［2］SPINA R，UPADHYAYA S，Linear circuit fault diagnosis using neuromorphic analyzers［J］.IEEE Transactions on Circuits and Systems－II:Analog and Digital Signal Processing，1997，44(3):188－196

［3］Nair V S S，Abraham J A.Real－number code for fault tolerance matrix operations on processor array［J］.IEEE Transactions on Computers，1990，39(4):426－435

［4］Chatterjee A.Concurrent error detection and fault tolerance in linear analog integrated circuits using continuous checksums［J］.IEEE Transactions on VLSI Systems，1993，1(2):138－150

［5］H M Paynter.Analysis and design of engineering systems［M］.M.I.T.Press，Cambridge:Massachusetts，U.S.A.，1961

［6］王中双，陆念力.键合图理论及应用研究若干问题的发展及现状［J］.机械科学与技术，2008，(01):72－77

［7］I Roychoudhury，M Daigle，G Biswas，et al.A method for efficient simulation of hybrid bond graphs［C］.the International Conference of Bond Graph Modeling，San Diego，California，2007

［8］E Abderrahman，Cerny B，Kaminska.CLP－based multifrequency test generation for analog circuits［C］.VLSI Test Symposium，Monterey，California，1997