并行多通道模拟信号发生器的设计与实现

侯钰龙，卢一男，张会新

(中北大学仪器科学与动态测试教育部重点实验室;电子测试技术国家重点实验室;电子科学与技术系，山西 太原 030051)

近年来，随着航空航天工业的飞速发展，针对通信、雷达、宇航、遥感遥测等方向的测试任务也变得日益复杂。单一的测试任务已不再是对单一信号的测试，而转变为对形式多样、数量庞大的信号群的测试。以往，要完成如此复杂的测试任务，需要众多的测试设备，消耗庞大的人力物力和许多宝贵的时间。随着测试的精确性更高，就要求信号源提供高精度的模拟信号，对输出信号频率的精确度、稳定度、分辨力都有了更高的要求。在这种情况下，设计出一种高效、多功能、高精度的信号发生器就成为迫切的需要。本设计实现的信号发生器可以并行产生多达80路的模拟信号，并且根据需求，可方便地进行扩展。采用本设计方法可以输出直流量、方波、正弦波等多种波形，频率范围0～100 kHz，频率分辨力为0.1 Hz，幅值范围±5 V。

1 设计原理及依据

本文介绍的模拟信号发生器依据并行测试(Parallel Test)的思想结合直接数字频率合成技术(Direct Digital Synthesizer)而设计。并行测试意指测试系统在同一时间段内完成多项测试任务，包括对单个被测对象(Unit Under Test，UUT)的多项参数进行测量或对多个被测对象的多项参数进行测量。能够同时输出80路模拟量测试波形，并且最大可扩展至512路模拟量输出，使得测试效率相比以往大大提高。直接数字频率合成技术(DDS)是由美国学者Tiemey J，Rader C M和Gold B等人于70年代首次提出，经过几十年特别是近年来数字集成电路及微电子技术的发展，目前已经在电子仪器领域得到广泛应用［1］。

DDS技术的理论依据是时域采样定理，将一个阶梯化的数字信号，通过低通滤波器还原为平滑连续的模拟信号。阶梯化的数字信号一般采用单片机或其他控制芯片控制D/A芯片产生，后级则通过运放放大至所需的幅值。首先，主控芯片需要将输出波形进行DDS量化，简单说也就是找出不同相位所对应的幅度值，并且将这些量化好的幅度值存储在一个查找表(ROM)中。然后，主控芯片选取适当的频率控制字通过相位累加进行寻址，从查找表中读出对应的幅值，控制D/A芯片产生阶梯化信号［2］。DDS基本原理框图如图1所示。

图中输出波形频率与参考时钟频率的关系表达式为

图1 DDS基本原理框图

式中:fo为输出频率，fosc为参考时钟频率，FCW为频率控制字，n为相位累加器的位数。从式(1)可以看出，只需给定参考时钟及频率控制字，即可得到某一对应的频率信号。当FCW=1时，即可得到DDS所能产生的最低频率信号，fo=fosc/2n即频率分辨力，当n越大，则得到的频率分辨力越高。本设计采用40 MHz晶振，32位累加器，频率分辨力可达到0.01 Hz，满足设计要求［3］。

2 设计方案

2.1 整体方案设计

基于DDS的信号源有多种设计方法，需要根据不同的需求进行适当的选择。一般来说，输出信号频率较高，输出路数较少时，可以考虑选用如 AD9851，AD9852，AD9957等由ADI公司生产的专用集成DDS芯片，其优点为:通常芯片内部集成了混频、调制、转换、滤波等功能，大大降低了设计难度，提高了输出性能，减少了电路面积。但其缺点为:输出路数较少，且芯片价格高昂，无法满足多路并行测试的需要。考虑到本设计的特殊要求，采用Xilinx公司生产的xc3s400 FPGA作为主控芯片，利用FPGA并行处理能力，多输出管脚的优点结合选通开关进行多路切换，实现多路并行输出。采用AD9744作为D/A转换芯片，实现转换精度14位，125 Msample/s转换速率。后级通过AD818进行放大，AD818可采用双15 V供电，轨到轨输出，保证了较宽范围内的输出幅度。放大后的信号经过多路选通开关进行切换，再经过跟随，滤波后输出。系统总体框图如图2所示。

图2 系统设计框图

此次设计在以往设计的基础上增加了转接扩展卡，扩展卡上提供16个卡槽，最多可挂接16块模拟量输出板卡，每块板卡集成32路输出，使得信号源最多可实现512路并行模拟量输出。

2.2 输出信号的实现

本设计中从FPGA产生原始数据到最终信号产生，大致经过了D/A转换、放大、通道切换、跟随、滤波等多个环节，根据产生不同波形的需要，经过的环节也不相同。正弦波需要波形圆润平滑，所以在滤波时，需要滤除掉高频分量，采用二阶低通滤波器，经过试验，当正弦波频率＜100 kHz时使用两个1 nF电容有较佳的滤波效果。产生方波时则需要保留高频分量以使得波形更陡峭，采用ADG333A单刀双掷开关通过高低电平的来回切换以实现方波的高低电平变换。实验发现，这种切换的方式会产生过冲及震荡，因此在输出级加入适当的电阻及电容以改变电路的阻尼特性，使得电路阻尼系数达到临界状态，从而消除过冲及震荡。直流量输出虽然控制方式简单，但是对信号精度要求极高，本次设计要求达到0.1%的精度，经过分析，直流输出的精度主要受限制于电源的纹波及器件差异造成的幅度偏移，其中幅度偏移可通过标定解决，而针对电源纹波，该设计采用了线性电源，以使得纹波控制在10 mV以内。

设计采用通道切换产生多路输出，因此存在通道切换时间与运放压摆速率的协调问题，本设计采用的AD818压摆率为500 V/μs，切换时间应按照相邻两路最大幅值差计算，实际设计中，模拟量电压输出范围为±5 V，因而通道保持时间必须大于20 ns，否则产生通道干扰［4］。在跟随保持环节，实际是电容的充放电过程，充电时间与放电时间决定了切换时间的范围，实际设计中必须保证通道切换时间在此范围之内。信号源产生的正弦及方波波形如图3所示。

图3 测试波形(截图)

3 结束语

本设计已在实际项目中交付，并且较好地完成了测试任务。在实际测试中也存在一些不完美之处，比较突出的一点是，长时间输出致使运放发热的问题没有得到较好的解决，热噪声会导致一定程度的温漂，采用了抗温漂性能较好的阻容器件，使得误差仍在可接受的范围内。

［1］HOU Yulong.The design and realization of multi－channel parallel testing system based on FPGA［C］//Proc.MACE 2011.［S.l.］:IEEE Press，2011:787－790.

［2］雷国伟，林兴元，舒强.基于DSP Builder的通用调制信号发生器设计［J］. 电视技术，2009，33(2):18－19.

［3］王建明.基于DDS技术的多波形信号源设计［D］.南京:南京理工大学，2005.

［4］赵呈恺.通用测试台模拟信号源的设计［D］.太原:中北大学，2009.