基于实时小波算法的暂态扰动检测的FPGA实现

王 康，王 猛，王健民

（哈尔滨理工大学 测控技术与通信工程学院，黑龙江 哈尔滨150080）

小波算法由于具有良好的时、频域局部化特性和良好的突变信号检测能力而被广泛地应用到电能质量问题的检测中。为了满足实时性的要求，借助DSP Builder进行小波算法的构建，通过仿真验证其准确性和可行性，并将对应模块以流水线方式在FPGA上实现，最终完成利用小波算法检测暂态电能质量的目的[1-3]。

1 方案论证与设计

利用小波变换的模极大值在多尺度上的综合表现来表征信号的突变点和暂态特征，即通过小尺度小波变换的模极大值点的位置来检测信号的奇异点。由于暂态电能质量扰动信号在起止时刻的电压波形中会出现一个细小的突变，通过小波变换可将这细小突变放大显示出来，即可检测出所对应的暂态电能质量扰动信号的起止时刻，两次突变的时间间隔即为扰动的持续时间[4-5]。这样就可实现对暂态电能质量扰动信号突变点的定位。暂态电能质量信号检测定位流程图如图1所示。

2 算法在DSP Builder中的实现

2.1 DB5小波滤波器实现

根据Mallat算法的滤波器实现原理进行系统级建模、仿真。Daubechies小波中滤波器长度系数为5的DB5小波对突变信号比较灵敏且阶数比较低。经过大量实验的验证，第一层和第二层小波分解的高频系数具有明显的模极大值，同时两层分解对于FPGA的资源占用率也比较低。为了方便系统模型的建立和数据的运算，要把高通、低通滤波器系数进行量化，根据设计文中选取9位二进制数来表示量化系数，量化后系数为：

根据上面得到的量化后的低、高通滤波器系数，通过延迟、增益单元及并行加法器构建低通分解滤波器和高通分解滤波器，增益单元的系数分别对应高通、低通滤波器系数，图2给出了低通滤波器的构架图。

将低通、高通分解滤波器转换成子模块，构成DB5小波检测暂态扰动的系统，仿真框图如图3所示。其中Subsystem为带扰动的信号源，Lo_D1、Hi_D1为第一层低通、高通分解滤波器，Lo_D2、Hi_D2为第二层低通、高通分解滤波器。

2.2 仿真结果

在DSP Builder模拟电网中带有暂态扰动的电能质量信号源，用搭建的暂态扰动检测系统对其进行突变点的检测，验证用滤波器方法实现的暂态扰动信号检测系统的正确性和准确性。

2.2.1 暂态电压扰动信号检测的仿真

暂态电压扰动包括电压暂升、暂降、中断三种信号。这里以暂升信号为例，图4给出了一个8周期的电压信号。其中第一个波形信号在 0.075 s～0.125 s存在暂升扰动。在暂升信号分解小波系数中有两个突变点，其余位置的小波系数近似为零。由此可以判断出暂升扰动信号的起止时间，从而验证该方法检测的可行性和有效性。

2.2.2 脉冲扰动信号检测仿真

图 5 中第一个波形是一个在 0.080 s～0.081 s时间段内存在脉冲信号的8周期的电压信号。其中后两个波形分别表示第一层和第二层的小波系数，由此可以得到脉冲扰动信号起止时间。

2.2.3 振荡信号检测仿真

图 6 中第一个波形是一个在 0.080 s～0.085 s时间段内存在振荡信号的8周期的电压信号。根据本文理论可以得到振荡信号的发生的时间和结束的时间。

3 小波算法在FPGA中的仿真及实现

3.1 系统架构

由于FPGA具有高集成性、高速度等特点，其延迟一般都是ns级。基于FPGA的设计能显著地提高小波实时性。基于Mallat算法以及上述思路,提出小波算法的FPGA系统架构，如图7所示。

3.2 在线逻辑分析仪调试分析

SignalTap可以实时观测测量结果，能正确地反映信号在板级系统上的实时情况。图8所示分别为暂升、振荡和脉冲在线逻辑分析仪调试图。

图8各子图中均有多个信号显示，从上往下依次是复位信号、地址信号、一层小波分解细节信号、二层小波分解细节信号、一层小波分解近似信号和二层小波分解近视信号。各类的扰动信号都能被清晰地检测出来，且二层分解后细节信号具有明显的模极大值点，检测效果更明显。这说明本文所提算法在FPGA中的实现是准确可行的，完全能够达到预期目标。

3.3 各类扰动信号的检测结果分析

通过对各类扰动信号的检测结果进行比对分析，验证了系统设计的有效性与精确度。表1为各类扰动信号起始时间的原始值和测量值的对比结果，表2为各信号持续时间比对结果。其中由于信号源采样8个周期共2 048个采样点，分别与ROM中相应地址位对应。所以根据小波分解后的信号所对应的ROM地址，可以判断信号畸变点出现的时间以及持续时间，得出绝对误差。从表中可以看到，两层小波分解后的检测误差很小，能够相对精确地定位畸变点出现时间，满足系统设计要求，在工程中也有着极高的应用价值。

表1 扰动起始时刻测量结果分析对比

表2 扰动持续时间测量结果分析对比

通过DSP Builder设计小波变换算法来检测暂态电能质量并将DB5小波算法在FPGA中实现，是一种提高实时性的有效方法。从各类仿真结果可以看出，利用此方法对电网扰动信号进行分析，可以有效地检测出扰动信号的起止时间。检测结果的误差在系统允许的范围内，达到了检测扰动的目的。相对于传统小波实现方法，此方法基于FPGA硬件实现，提高了数据处理实时性。本设计以小波算法的硬件实现为基础，为电能质量暂态扰动检测的研究提供了一种全新的设计理念，具有一定的理论与现实意义。

[1]王玲，康健，邹宏亮.实时电能质量监测系统的构建及应用[J].电力系统保护与控制，2011，39(2)：13-16.

[2]程扬军.暂态电能质量扰动检测方法研究[D].长沙：湖南大学，2009.

[3]储珺，马建伟.基于小波变换的电能质量扰动信号的检测[J].电力系统保护与控制，2009，37(5)：34-36.

[4]李杰，王爱民，董利科.基于DSP Builder的电压闪变测量的数字化设计[J].电力系统保护与控制，2010，38(19)：190-194.

[5]Zhao Fengzhan，Yang Rengang.Power-quality disturbance ecognition using S-transform[J].IEEE Trans.on Power Delivery，2007，22(2)：944-950.