应用于G3－PLC的帧同步算法的设计与实现

李树青，冯 恒

(西安电子科技大学电子工程学院，陕西西安 710071)

G3－PLC协议是G3－PLC联盟推出的新电力线通信规范，被IEEE、ITU和IEC/CENELEC等主要机构采纳作为基础技术，能对输电网络、能源管理、EV充电、照明控制以及智能电网应用中对智能电表进行管理、控制和监测。G3－PLC以 OFDM为核心技术，39 ～180 kHz为工作频段，提供300 kbit·s－1的双向数字通信。

与常见带通OFDM系统不同，G3－PLC将DC－200 kHz的低通频段划分为128个子载波，然后数据映射到频段对应的子载波上，以此代替上变频过程中实现带通系统。工作于某一频段的设备将数据映射到对应的子载波上，将其余子载波填充0进行IFFT变换。因此，即使使用少量子载波，G3－PLC中一个OFDM符号仍包含256个时域采样点，目前普遍使用基于时域互相关同步算法应用到G3－PLC系统中，将带来大量的计算，增加硬件成本。

文中提出一种基于自相关的同步算法，该算法针对G3－PLC前导序列的特殊结构，利用该序列自相关出现的峰值进行同步。与传统方法相比，该算法能有效降低计算量，节省硬件成本。

1 系统结构

标准G3－PLC协议支持CELENEC在内的多个频段，可达到 180 kHz［1］。该协议采用 400 kHz的采样率，将DC－200 kHz的低通频段分为128个OFDM子信道，每个子信道间隔为1.5625 kHz。

以常见的CELENEC A频段为例，它使用35.938～90.625 kHz的频率范围，该频率对应第24～59子载波，发射机在发送数据时，将数据映射到这36个子载波上，将其他子载波填充0进行IFFT，从而将信号调制到相应频段上，代替上变频过程［2］，如图2所示。其信号可表示为

所以

图1 G3－PLC系统结构图

该过程相当于在负频率所对应的第128+24～128+59的子载波上添加了共轭对称部分。对于接收机将时域信号作FFT变换后提取出子载波24～59的数据，并乘以2补偿取实部运算带来的幅度损失。

图2 G3－PLC系统频谱结构图

2 基于最大自相关的同步算法

应用于OFDM系统经典帧同步算法将同步过程分为两步，第一步利用前导序列对称性对接收信号进行延迟自相关的粗同步［3］。第二步基于接收信号和本地序列互相关峰值检测的精同步［4－5］。该算法广泛用于OFDM通信系统当中，性能优良。但基于互相关峰值检测，需要在时域对整个前导符号依次进行滑动相关求最大值，因此，其计算量与系统总子载波数的平方成正比。在无线通信等OFDM系统中，采用带通调制的方式实现，其子载波总数与所用子载波数相等，且通常情况下较小。为减小计算量，系统在设计时将导频信号在频域上插0以增加时域上的对称性，从而减小算法运算量。但在 G3－PLC系统中，由于使用低通OFDM方式，导频序列的时域符号数与有效子载波数无关，而恒等于系统总子载波数256，且G3－PLC系统的前导序列在一个符号中并不具有时域对称特性，采用经典的同步算法将带来巨大的计算量，增加系统成本和实现复杂度。因此，需要重新设计同步算法。

2.1 基于自相关的粗同步算法

当前导序列具有对称性，即一个前导序列由若干个重复符号组成时，序列延迟一个符号长度的整数倍时理论上与原序列相等。因此序列延迟自相关值等于一个符号的自相关值。一个序列的延迟自相关函数为

考虑到噪声的影响，实际的自相关值为

其中，σ2为噪声功率，因此式(5)的值容易受到信号和噪声功率的影响。对P(d)归一化，可得到一个与功率无关的值，如(6)式所示

当前导序列自相关性能较好时，自相关函数将呈现一个尖峰，因此，当求和窗口进入前导序列时，自相关的值将急剧增加。

G3－PLC的前导序列由8个相同的P符号和1.5个相同的M符号组成，序列具有对称性，对P符号的自相关性进行分析可得其函数曲线如图3所示。

图3 P序列自相关函数曲线

如图3所示，P序列具有良好的自相关性。

因此，可采用下列步骤在Matlab中验证该算法应用于G3－PLC系统的性能:

(1)将原信号向量R(n)延迟256个符号产生信号的延迟向量r(n+256)。

(2)将原信号向量与延迟信号向量做点乘运算生成延迟自相关向量Srr(n)。

(3)将原信号向量做平方运算求出信号的功率向量R2(n)。

(4)将信号的自相关向量 Srr(n)和功率向量r2(n)分别经过两个256点的全1滤波器，所得向量中的每个点即为Srr(n)和r2(n)在256点求和窗口内的和值，即P(n)和∑r2(n)。

(5)将P(n)与∑r2(n)相除即可获得归一化自相关向量M。

根据以上算法求出前导序列的延迟自相关如图4所示，图5为加入高斯白噪声且信噪比为10 dB时的延迟自相关函数曲线。

对于G3－PLC的前导序列，延迟自相关函数曲线能出现一个检测平台。同时，对比图4和图5可看出，自相关函数的值会受到信噪比的影响，因此需要寻找合理的门限值对检测平台的出现进行判断。为了防止误判断，设噪声的归一化自相关值以及噪声和前导序列归一化互相关值的最大值为nmax，前导序列的归一化延迟自相关最小值为Mmin，所设定的门限值应该满足

为获取准确的门限值，文中在不同信噪比下求得大量重复计算自相关函数的Mmin和nmax的值，该曲线如图6所示。

两条曲线在SNR约为5 dB处有一个交点，交点对应的相关值约为0.7，这说明在SNR为5 dB时，噪声相关值有可能超过前导序列相关值。为便于分析，图7给出了SNR为0 dB时的自相关函数曲线。

图7 0 dB信噪比下自相关函数曲线

如图7所示，当SNR为0 dB时，有可能存在噪声相关值在某一点高于前导相关值的最小值，但由于前导相关值会连续出现较大的值，因此，可以通过对连续超过某一门限的值进行计数的方式进一步区分，从而将该算法的工作条件降到5 dB以下。

2.2 基于序列相位距离的精同步算法

利用检测平台进行的粗同步能跟踪信号中是否出现前导信号，但因检测平台具有一定宽度，因此不能确定前导序列的具体位置。一种常用算法是由Ch.Nanda Kishore［5］提出的互相关算法，该算法将接收信号依次与本地存储的前导序列滑动相关，如式(8)所示

其中，N为前导符号的长度;M为搜索区域的长度;r(n)为接收信号;s(n)为存储在本地的前导符号。但是该算法对于每一个接收的新符号，需计算N次复数乘加，在整个搜索过程需计算量大致与N的平方成正比。对于G3－PLC系统而言，计算量过大。

经过对前导序列的分析发现，前导序列的P符号和M符号在频域上相差μ相位。因此

即时域符号相差一个负号。因此，当延迟自相关求和窗口接收到M序列时，乘法器将输出负值给累加器，如图8所示。

图8 前导序列自相关极性分布

因此，求和窗口内的和值将减小。若求和窗口宽度与一个Sync符号宽度相等，则当求和窗口与图8中的负区域重合时，求和窗口将输出一个惟一的最小值。最小值可由式(12)求得，该算法的Matlab仿真如图9所示。

图9 精同步算法仿真图

对比图8和图9，仿真结果与分析结果一致，当求和窗口与SyncM序列重合时出现尖峰时，可利用尖峰的位置精确确定SyncM的最后一个采样。图10所示当信噪比为10 dB时的仿真效果。

图10 SNR=10 dB时精同步效果

可以看出，SNR为10 dB时该算法仍有较好效果。该算法的优点在于计算量小，由于式(4)表示成(12)的递推形式

因此，对于一个新接收的采样符号，只需计算滑入窗口和滑出窗口的符号的乘积，共需1次复数乘法和2次复数加法，该算法的复杂程度与求和窗口的长度及前导符号的长度无关。由于G3－PLC系统中前导符号较长，因此，该算法的优势明显。对比基于互相关的同步算法每一个新采样点需要计算256次复数乘加，该算法的计算量小了两个数量级。

3 同步模块的FPGA实现

根据文中所设计的同步算法，设计出硬件的结构图如11所示。

图11 同步模块硬件结构图

输入数据经过延迟后送入乘法器与当前数据进行相乘，同时延时后的数据进行平方运算以求出信号功率进行归一化处理。按照式(13)提出的递推算法，两路信号分别延迟相减，将差值送入累加器，累加器的输出即延迟数N点的和值。对归一化值进行比较时为避免除法运算，将信号的自相关值直接于乘以归一化门限值的功率值进行比较，可得相同比较结果。比较器的输出作为计数器的开启信号，按照文中提出的改进算法，用计数值与一个预设的值进行比较，结果即粗同步信号。

在接收到粗同步信号后，精同步模块开始工作，该模块将当前自相关值与最小自相关值进行比较，用较小的值更新最小寄存器，若最小寄存器的值比若干个之后的值小，则认为最小值已找到。此时比较器输出精同步信号。

粗同步和精同步信号输出给状态机，经过一定的处理输出同步信号。该模块使用 Verilog编写，在Modelsim下使用Matlab按照物理层协议产生数据作为测试向量进行仿真，结果如图12所示。其中dvld信号为同步输出信号，它为高电平时对应的数据为有效数据。r_sync信号和d_sync信号分别为粗同步完成信号和精同步完成信号，state为状态机状态。

图12 同步模块Modelsim仿真图

根据算法，粗同步信号对应自相关检测平台，精同步信号对应最大自相关点，同步输出信号对应有效数据位置。进一步对比同步后的数据位置与Matlab生成的测试向量中数据区的位置验证了该算法的正确性。该同步模块在ISE13.2环境下完成综合，硬件采用Spartan－3A DSP系列的XC3SD3400A。综合后资源占用如图13所示。

图13 同步模块资源占用图

从图中看出，此算法仅用4个乘法器，而基于互相关传统同步算法需要至少256个乘法器进行互相关运算，所以，图13在硬件实现上进一步验证了该算法的优势。

4 结束语

文中根据G3－PLC系统导频结构的特殊性提出一种基于自相关的新的同步算法，并对该算法进行了基于Matlab的仿真分析，验证算法的可行性。理论上，本算法相比于传统的基于互相关的同步算法能将运算量减小两个数量级。本算法能在基于FPGA的硬件中实现，具有较高实用价值，综合后的乘法器数量进一步验证了算法运算量小的优势。

［1］ Maxim Integrated Products.Supplement to PLC G3 physical layer specification for operation in CENELEC B/C/BC/D/BCD/BD frequency bands［M］.USA:Maxim Integrated Products，2009.

［2］ ERDF.PLC G3 physical layer specification［M］.Erdf，2009.

［3］ TIMOTHY M S，DONALD C C.Robust frequency and timing synchronization for OFDM［C］.IEEE Transactions on Communications，1997，45(12):1613 －1621.

［4］ HLAING M，VIJAY K B，KHALED B L.A robust timing and frequency synchronization for OFDM systems［C］.Transactions on Wireless Communications，2003，2(4):822 －839.

［5］ KISHORE C N，REDDY V U.A new method of frame synchronization and frequency offset estimation in OFDM system［C］.International Conference on Signal Processing and Communications(SPCOM)，2004.