基于FPGA的DDS+DPLL跳频信号源设计
2011-12-30 07:47杨红李海隆行
现代电子技术 2011年15期
关键词：滤波器
杨红 李海 隆行
摘 要：针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus并騙10.1软件进行设计综合，提出了一种新型的跳频信号源。结果表明,该设计中DPLL时钟可达到120 MHz，性能较高,而仅使用了30个 LUT和18个触发器，占用资源很少。
关键词：数字鉴相器; 滤波器; 数控振荡器; DPLL
中图分类号：TN911-34 文献标识码：A 文章编号：1004-373X(2011)15-0101-04
猜你喜欢
铁道通信信号(2020年12期)2020-03-29
电子制作(2019年11期)2019-07-04
电子制作(2018年16期)2018-09-26
电子制作(2018年1期)2018-04-04
电子制作(2017年20期)2017-04-26
系统工程与电子技术(2016年7期)2016-08-21
现代工业经济和信息化(2016年7期)2016-05-17
系统工程与电子技术(2016年2期)2016-04-16
火控雷达技术(2016年2期)2016-02-06
电测与仪表(2014年1期)2014-04-04
