印制板产生电磁兼容的主要原因及抗干扰措施

杨振岐 许 冉 胡建民

[摘要]以印制电路板的电磁兼容性为核心，分析电磁干扰的产生机理和产生电磁兼容问题的主要原因，详细介绍在设计和装配印制电路板时可采取的抗干扰措施。

[关键词]印制电路板干扰电磁兼容性

中图分类号：TNO文献标识码：A文章编号：1671—7597(2009)1020155—01

一、引言

电磁兼容(Electromagnetic compatibility)，简称EMC。它是指电子设备在电磁环境中对外部的影响和保证自身在电磁中的运行稳定性。

由于电子产品在使用中对其他电子产品有电磁辐射或干扰，同时也受到其他电子产品的电磁干扰，这不仅关系到电子产品本身工作的可靠性和安全性，也影响其他电子产品的正常工作，甚至导致安全危险。在电子产品内部，随着主频提高、布线密度增大、大量数模混合电路、高速电路引用及产品体积缩小，对印制板(PCB)电磁兼容性要求越来越高。PCB级的电磁兼容问题日益突出，引起了电路和印制板设计者的广泛重视，成为高速、高频印制板设计必须认真考虑的问题。

二、印制板上存在电磁兼容问题的主要原因

印制板是在绝缘基材上印有导电图形，它与其他导电材料一样。任何导线上都有一定的阻抗，在使用中有电流流过就会产生电压降，变化的电流产生变化的磁场，变化的磁场又会产生感生电流，因而在印制板上只要加电工作。就会存在电场和磁场。如果板的布局、布线及电源、接地设计得合理，这些电场、磁场就不会对电路的性能产生有富的影响，如果设计得不合理，就会加大磁场、电场对电路性能的影响，使之成为电磁干扰源或影响电磁敏感电路印制板组装件的正常工作，降低其性能，甚至会泄漏有用信息或干扰其他电路正常工作。引起电磁兼容问题的根本原因在于印制板工作时有时变电梳，印制板上高速、高频的数字电路和逻辑电路的广泛应用，又大大增加了产生时变电流的程度，所以印制板自身的电磁兼容性是必须认真考虑的问题。具体分析有以下几方面主要原因：

(一)制导线的阻抗与电路不匹配

印制导线(走线)作为电流和信号的传输路径，其阻抗特性在低频电路时呈电阻特性。因为阻值很小，一般对电路影响不明显。但是在高频电路时呈电感特性，并且随频率变化的增高其电感特性越来越占主导地位。当导线上的信号电流频率在100kHz以上时，感抗将超过电阻成为导线阻抗的主要部分。阻抗与导线的宽度、厚度、长度有关，频率越高阻抗越大。任何在音频以上(>20kHz)的信号通过印制导线(走线)均表现出电感特性。目前一般数字高速电路的频率都在40—50MH以上，如果在高频、高速电路设计时对导线的阻抗考虑不周传输线上阻抗不匹配就会引起信号反射，印制导线就容易形成一个无意的辐射射频能量的辐射源，成为有效的能量发射天线。

(二)布局布线不当

数字电路与模拟电路共存在同一印制板上，布局时连接区域划分不合理，使两者共地或共电源，数字电源开关的噪声可能会注入模拟电路造成干扰。

印制板上的时钟电路和震高电路等，有高频周期信号存在，导致产生瞬时电流，引起RF辐射。这类电路布局布线设计不当，会是较强的干扰源。

(三)器件的边沿速率影响

数字器件的边沿速率快，在逻辑状态改变时会产生瞬间的电涌。当这种状态改变的速度(上升和下降时间)很快时便会产生射频能量，容易引起电磁兼容问题。器件的边沿速率要比器件本身单纯的高频引起电磁兼容问题的可能性还要大。

(四)高频辐射

当时钟速度和逻辑变化率同时增加时，高频PCB辐射也会增加。布线方式和与时钟连接逻辑方式不当引起的阻抗失配和印制导线90°的弯角都会大大增加辐射强度。

(五)接地设计不当

接地回路或接地参考的不完善(有缺陷或隔离沟槽设计不当)会产生不平衡的差模电流，不平衡的差模电流会导致产生共模电流，引起信号的失真和信号的不完整，严重影响系统运行的可靠性和稳定性。

(六)回路面积大

接地回路和信号线回路面积大，接地或电源线连接不合理形成大环路，环路面积越大越容易引起大的电磁场，增加电磁干扰的可能性。

(七)基材选择不当

高频、微波电路印制板的基材选用不当，介电常数高、介质损耗大，致使导线阻抗不匹配，引起信号的反射。

(八)导通孔的分布参数影响

导通孔的直流电阻很小，相对于导线电阻在低频时可以忽略。但是在高频时电阻就呈现阻抗特性，孔的结构也会引起寄生电容和寄生电感。单个孔的寄生电容并不大，只有0.4～1pF左右，但是走线中若有多个孔进行层间转换，其寄生电容对高频电路的影响就不能忽视，它主要是延长了信号的上升时间。降低了电路的速度。同样导通孔也存在寄生电感，在高速数字电路中寄生电感带来的危害往往大于寄生电容，并且频率越高影响越大，阻抗远大于孔的电阻，在高频高速电路中已经不能忽略。如果一条信号线通过几个这样的孔它的阻抗已非常可现了。所以导通孔的分布参数也是引起高频电路板数字电路电磁兼容问题的原因之一。

三、解决措施

针对印制板电路产生电磁兼容问题的主要原因，提出一下相应的解决措施：

(一)阻抗与电路匹配

当印制板上信号导线阻抗不匹配时，会发生多次反射噪声，在线路始端接入阻抗匹配电阻或一个串联电阻／电容结合，可消有效降低电流尖峰幅度，消除干扰。当印制导线较长时，线路电感会导致减幅振荡，串入阻尼电阻，可抑制振荡，增强抗干扰能力，改善波形。

(二)合理布局布线

电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合：

1、高、中、低速逻辑电路在PCB上要用不同区域。

2、低电子信号通道不能靠近高电平信号通道和无滤波的电源线，包括能产生瞬态过程的电路。

3、安排电路时要使得信号线长度最小。

4、保证相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。

5、电磁干扰(EMI)滤波器要尽可能靠近EMI源，并放在同一块线路板上。

6、Dc／DC变换器、开关元件和整流器应尽可能靠近变压器放置，以使其导线长度最小。

7、尽可能靠近整流二极管放置调压元件和滤波电容器。

8、印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。

9、对噪声敏感的布线不要与大电流、高速开关线平行。

(三)合理选用器件

1、大多数数字电路采用方波信号同步，这将产生高次谐波分量。时钟速率越高，边沿越陡，频率和谐波的发射能力也越高。因此，在满足产品技术指标的前提下，尽量选择低速时钟。在Hc能用时绝不要使用Ac，

CMOS4000能行就不要用Hc。

2、由不同厂家生产的具有相同型号及指标的器件可能有显著不同的EIdC特性，要选择有较好EMC特性的元器件。

3、合理选择信号上升和下降时间及幅度，在满足性能要求的前提下，尽可能使用速度较慢的逻辑器件。

(四)降低高频辐射

1、使用带状线PCB布局，终止于特性阻抗zc的微带或其他传输线及采用扇出方式与时钟进行连接，实现阻抗匹配，有效降低高频辐射。

2、印制导线90°的弯角会呈现出电容的增加，这也代表了非连续性和辐射的增加，在频率非常高时，若在微带中使用45°角的弯角，将会降低辐射。

3PCB兆赫级频率辐射应通过在PCB表面上或Ic上安装微波吸波器来加以降低，使用低频固态铁氧体材料来充填散热器和屏蔽罩上的隙缝也是很有效的办法。

(五)合理接地

1、首先将不同的电源电压、数字和模拟、高速和低速、电流的大小电路分别设置地线，目的是防止产生公共地阻抗的干扰。

2、低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。

3、接地线应尽量加粗。若接地线用很细的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2～3mm以上。

4、将接地线构成闭环路设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。

(六)减小回路面积

1、一种简单的方法是在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线路径。

2、用了地线网格后，信号线的邻近总会有一条地线，形成较小的回路面积。并且在布线时，应尽量使关键线靠近地线。

3、如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，地线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。另外，双层板应毫无例外地使用地线网格，以减小地线的阻抗。

(七)选择合适基材

印刷电路板基板的选择应根据电路的工作性质、工作环境以及电路的构成来确定。应用于高频电路的要选择介电常数低、高频损耗小的基板，时钟频率高于10MHz时，应当采用多层印制板。对于电路的工作频率很高或前沿陡峭的脉冲电路，分布电容的影响是必须考虑的问题。由于敷铜板的厚度很薄，对于大电流，其载流量也是应考虑的问题。

(八)减小导通孔的分布参数

1、使用较薄PCB有利于减少过孔的两种寄生参数。

2、PCB上信号走线尽量不换层，也就说尽量减少过孔。

3、孔的寄生电感与孔长度的对数成正比，与孔直径成反比。所以设计高频电路的印制板时，采用埋孔互联技术缩短孔的长度，降低通孔的寄生参数。

四、结束语

除了以上因素外，还有其他一些原因如：地线的结构、大功率器件的屏蔽和高频器件本身的RF辐射等，都会对印制板的电磁兼容性产生影响。设计时应根据电路的特点认真分析，找出产生磁兼容问题的主要原因，根据设计条件和目标要求，合理采用一些硬件抗干扰措施，提高系统的抗干扰能力。