基于异步ＦＩＦＯ实现不同的时钟域间数据传递的设计

2004-09-17 07:38

电子设计应用 2004年8期

摘要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步

FIFO的方式给出了这个问题的一种解决方法，并采用VerU。g硬件描述语言通过前仿真和逻辑综

合完成设计。关键词：异步FIPO；时钟域；Veril。g

电子设计应用2004年8期

电子设计应用的其它文章: 解读ＤＯＣＳＩＳ２．０技术; 测试行业的标准－ＰＸＩ; 美国国家半导体２００３／０４年中国模拟技术应用设计大赛圆满谢幕; ＳｏＣ系统描述与ＳｙｓｔｅｍＣ; 为实现高性能选择正确的ＳＲＡＭ架构; 计算机网络安全中物理隔离的实现